asic-to-fpga 文章 進入asic-to-fpga技術社區(qū)
基于FPGA的神經(jīng)元自適應PID控制器設計
- 摘 要:本文提出了一種用FPGA實現(xiàn)神經(jīng)元自適應PID控制器的方案,采用modelsim 5.6d進行仿真驗證并在Synplify Pro 7.1平臺上進行綜合,結果表明該方案具有運算速度快、精度高和易于實現(xiàn)的特點。關鍵詞:神經(jīng)元;PID;FPGA;BP神經(jīng)網(wǎng)絡引言迄今為止,PID控制器因其具有結構簡單、容易實現(xiàn)等特點,仍是實際工業(yè)過程中廣泛采用的一種比較有效的控制方法。但當被控對象存在非線性和時變特性時,傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡以其強大
- 關鍵字: BP神經(jīng)網(wǎng)絡 FPGA PID 神經(jīng)元
以系統(tǒng)為中心的全層次納米級SoC設計方法學
- 引言2003年SoC的收入達到了310億美元,隨著通信行業(yè)及個人電子設備市場的快速發(fā)展,這一數(shù)字有望在2008年再翻上一番。其主要應用領域包括:數(shù)字蜂窩式移動電話及基礎設施、存儲設備、視頻游戲機、消費類顯示設備、圖形卡、數(shù)字電視、個人電腦用主板、寬帶接入設備以及DVD等。個人電子設備需求的持續(xù)上升表示SoC設計正發(fā)展到一個轉折點,因為此類系統(tǒng)的產(chǎn)品壽命一般都不會超過一年,而新產(chǎn)品的問世周期為兩年。研究表明,一項高科技新產(chǎn)品只要延遲上市6個月,其生命周期內(nèi)的收入就要減少大概30%。而且,近年來這種商業(yè)影響有
- 關鍵字: Cadence SoC ASIC
基于FPGA的專用信號處理器設計和實現(xiàn)
- 摘 要:本文介紹基于FPGA、用VHDL語言編程實現(xiàn)矢量脫靶量測量專用信號處理器的方法。有效利用FPGA片內(nèi)硬件資源,無需外圍電路,高度集成,實現(xiàn)了對復數(shù)數(shù)據(jù)進行去直流、加窗、512點FFT和求模平方運算。 關鍵詞:512點FFT;FPGA;蝶形運算 前言矢量脫靶量測量系統(tǒng)中,信號處理電路模塊的主要任務是完成目標檢測、數(shù)據(jù)存儲以及給其它單元控制信號。系統(tǒng)所進行的目標檢測需要計算信號的功率譜,所以先要對采集到的多通道(8路)數(shù)據(jù)按512點為一幀,作FFT處理,得到其頻譜。為了監(jiān)測接收機工作狀態(tài),需要在頻域
- 關鍵字: 512點FFT FPGA 蝶形運算
一種基于FPGA的直接序列擴頻基帶處理器
- 摘 要:本文設計實現(xiàn)了一種基于FPGA的直接序列擴頻基帶處理器,并闡述了其基本原理和設計方案。關鍵詞:擴頻;FPGA;數(shù)字匹配濾波器;基帶處理器引言擴頻通信技術具有抗干擾、抗多徑、保密性好、不易截獲以及可實現(xiàn)碼分多址等許多優(yōu)點,已成為無線通信物理層的主要通信手段。本文設計開發(fā)了一種基于直接序列擴頻技術(DS-SS)的基帶處理器。直接序列擴頻通信直接序列擴頻通信系統(tǒng)原理框圖如圖1所示。該處理器由FPGA芯片,完成圖1中兩虛線框所示的基帶信號處理部分。擴頻方式為11位bar
- 關鍵字: FPGA 基帶處理器 擴頻 數(shù)字匹配濾波器
測試復雜的多總線SoC器件
- 使用多個復雜的總線已經(jīng)成為系統(tǒng)級芯片(SoC)器件的標準,這種總線結構的使用使測試工程師面臨處理多個時鐘域問題的挑戰(zhàn)。早期器件的測試中,工程師可以依賴某些自動化測試設備(ATE)的雙時域能力測試相對簡單的總線結構。目前測試工程師面臨更復雜的SoC器件,這些器件反應了越來越多使用多個高速總線結構的趨勢。使用有效的技術和下一代測試系統(tǒng),如Credence(科利登)的Octet,測試工程師能夠成功地管理與復雜SoC器件(如北橋器件)中多總線結構相關的獨立時鐘域。通過掌握ATE的能力,測試開發(fā)過程中,測試工程師能
- 關鍵字: SoC SoC ASIC
低功耗SoC存儲器設計選擇
- 當今的設計師面對無數(shù)的挑戰(zhàn):一方面他們必須滿足高技術產(chǎn)品不斷擴展的特性需求,另一方面卻不得不受到無線和電池裝置的電源限制。沒有任何技術在這方面的要求比SoC的設計更為明顯,在這種設計中,高級工藝比從前復雜的多。然而,上述技術造成了新的電源問題。現(xiàn)代SoC系統(tǒng)的關鍵之一就是:嵌入存儲器在芯片中的比例在不斷增長。當存儲器開始主導SoC時,應用節(jié)能技術使存儲器獲得系統(tǒng)電源變得十分重要。重要問題之一就是:在系統(tǒng)結構方面,是嵌入系統(tǒng)存儲器還是把存儲器放在SoC之外。在以前的技術中,電源不是要考慮的一個主要因素,而成
- 關鍵字: Mosys SoC ASIC
基于ARM內(nèi)核的手持設備SoC
- 摘 要:本文研究并開發(fā)了一款針對手持設備、內(nèi)嵌ARM7TDMI內(nèi)核的系統(tǒng)芯片。在設計這款芯片的過程中,MP3算法的軟硬件分割和芯片的低功耗設計是主要挑戰(zhàn)。本文介紹了該系統(tǒng)芯片的結構,并著重介紹了軟硬件分割和低功耗設計技術。關鍵詞:系統(tǒng)芯片;低功耗;ARM;MP3 引言隨著半導體技術的進步和芯片設計方法—IP重用技術的出現(xiàn),SoC在消費類電子產(chǎn)品中已經(jīng)越來越普遍。本課題組去年啟動了稱為Garfield的SoC項目。Garfield定義為一款面向中低端PDA的
- 關鍵字: ARM MP3 低功耗 系統(tǒng)芯片 SoC ASIC
利用SoC單片機的多功能數(shù)據(jù)采集卡
- 摘 要:本文介紹了一種SoC單片機控制的多功能數(shù)據(jù)采集卡,在輸入通道中增加程控濾波、程控增益放大器和多級陷波電路,采集卡的功能選擇和參數(shù)改變均由SoC單片機軟件控制。本文給出了關鍵部分的電路圖、元件參數(shù)和實測數(shù)據(jù)。關鍵詞:SoC 單片機;程控放大;程控陷波 引言目前大多數(shù)的數(shù)據(jù)采集卡并不能適應工業(yè)控制現(xiàn)場或像野外那樣存在多種噪聲干擾的使用環(huán)境,特別是對50Hz工頻干擾及其諧波干擾無法起到抑制作用。在這種情況下,采集到的數(shù)據(jù)往往有很多錯誤或者采集卡無法正常工作。本數(shù)據(jù)采
- 關鍵字: SoC 單片機 程控放大 程控陷波 SoC ASIC
DSP和FPGA在圖像傳輸系統(tǒng)中的應用和實現(xiàn)
- 摘 要:本文重點介紹基于DSP和FPGA、采用中頻數(shù)字化方法,以及QPSK擴頻調(diào)制技術來實現(xiàn)圖像的無線傳輸。對擴頻通信系統(tǒng)的同步問題提出了一種實現(xiàn)方法,并給出了部分實驗結果。關鍵詞:圖像傳輸;擴頻通信;同步;FPGA;DSP 視頻通信是目前計算機和通信領域的一個熱點。而無線擴頻與有線相比,有其固有的優(yōu)越性,如聯(lián)網(wǎng)方便、費用低廉等。所以開發(fā)無線擴頻實時圖像傳輸系統(tǒng)有很高的實用價值。 系統(tǒng)設計在短距離通信中,通常可以在收發(fā)端加入奇偶校驗、累加和校驗等出錯重發(fā)的防噪聲措施
- 關鍵字: DSP FPGA 擴頻通信 同步 圖像傳輸
基于C*SoC200的32位稅控機專用系統(tǒng)芯片設計
- 摘 要:本文首先介紹了一個32位嵌入式稅控機專用系統(tǒng)芯片C3118的功能、結構和特點,然后分析了一個自動化程度很高的SoC設計平臺——C*SoC200,對該平臺的主要結構和功能進行了分析。關鍵詞:IP;SoC;平臺;仿真 引言2003年7月,中國國家質量監(jiān)督檢驗檢疫總局發(fā)布了由稅控機國家標準制定委員會制定的稅控收款機國家標準。并將陸續(xù)出臺一系列的管理法規(guī)。為了滿足國家標準的要求,各稅控機生產(chǎn)廠家都在積極使用32位MCU開發(fā)符合新規(guī)范的稅控機。而32位的嵌入式稅控機專用
- 關鍵字: IP SoC 仿真 平臺 SoC ASIC
合理選擇SoC架構
- 找到價格、性能和功耗的最佳結合點實際上就確保贏得了SoC設計,但說起來容易做起來難。在實際可用的雙芯核架構、可編程加速器和數(shù)百萬門FPGA出現(xiàn)以前,一種80:20法則用起來很奏效:如果計算負荷的80%為數(shù)據(jù)處理,那么選擇RISC架構,在RISC中實施信號處理。而當今面臨太多的架構選擇,差別甚微,用單一處理器架構來解決優(yōu)化問題已不可能。一種較為成功的方法是通過將計算資源與特性集匹配來實現(xiàn)。將一種復雜系統(tǒng)映射到硅中,在相當程度上依賴于設計是在現(xiàn)有SoC上實現(xiàn)還是從頭做起。對于前一種情況,系統(tǒng)設計師應從了解四個
- 關鍵字: TI SoC ASIC
可配置系統(tǒng)級驗證環(huán)境加速SoC開發(fā)
- 利用嵌入式硅IP可以縮短SoC設計所需的開發(fā)時間,這已成為眾所公認的事實。但要從完工后的整個系統(tǒng)角度出發(fā),整合及驗證來自多家廠商的元件,需要相當?shù)臅r間和努力,然而它們卻常被忽略。這會對嵌入式軟件開發(fā)人員造成額外負擔,因為他們需要SoC的外圍和接口以及處理器的精確模型,才能在設計投片之前,針對正在開發(fā)的SoC,迅速完成應用固件的測試及除錯。如果SoC平臺以可配置處理器和外圍IP為基礎,這些IP又來自多家供貨商,這種情形就更加重要,因為設計人員必須確認在特定配置下,每個元件的功能不會影響到其它元件的工作。除此
- 關鍵字: ARC SoC ASIC
asic-to-fpga介紹
您好,目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473