<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／ppga

cpld／ppga 文章進(jìn)入cpld／ppga技術(shù)社區(qū)

一種基于Spartan3E的DDS優(yōu)化設(shè)計(jì)

在高可靠應(yīng)用領(lǐng)域，如果設(shè)計(jì)得當(dāng)，將不會(huì)存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

一種基于CPLD的超聲波測厚系統(tǒng)的設(shè)計(jì)

摘要：介紹了超聲波測犀以及用CPLD來實(shí)現(xiàn)測量控制與數(shù)據(jù)處理的原理，并著重介紹了一些具體的處理方法。通過溫度補(bǔ)償?shù)姆椒▽鞑ニ俣扔枰孕Ｕ?，系統(tǒng)能實(shí)時(shí)地測量數(shù)據(jù)，具有硬件結(jié)構(gòu)簡單、工作可靠、測量誤差小等特
關(guān)鍵字： CPLD 超聲波測厚系統(tǒng)

基于AVR和CPLD編程的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)

　　對于一個(gè)成型的探測系統(tǒng)而言，通常都是有采集儲(chǔ)存部分的，無論是電信號、光信號、聲音信號、磁信號等在被探 ...
關(guān)鍵字： AVR CPLD 高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)

從特殊應(yīng)用領(lǐng)域入手滿足FPGA客戶需求

FPGA未來的發(fā)展必然是以客戶需求為牽引，目前FPGA產(chǎn)品已經(jīng)進(jìn)入了“應(yīng)用為王”的時(shí)代，構(gòu)建不同應(yīng)用領(lǐng)域的平臺...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

利用CoolRunner-II CPLD設(shè)計(jì)GPS系統(tǒng)

GPS已在汽車、移動(dòng)電話、PDA甚至手表等越來越多的產(chǎn)品中出現(xiàn)。每家GPS供應(yīng)商都推出了數(shù)十種GPS產(chǎn)品，令消費(fèi)者...
關(guān)鍵字： CoolRunner-II CPLD GPS

基于CPLD和ARM的異步LED顯示屏控制系統(tǒng)設(shè)計(jì)

基于LED技術(shù)的大屏幕顯示屏已經(jīng)廣泛用于廣場、機(jī)場、體育場館和車站等公共場所，在大屏幕上顯示文字、動(dòng)畫、...
關(guān)鍵字： CPLD ARM LED S3C44B0X

DM642和CPLD外部中斷的寄存器式鍵盤設(shè)計(jì)

摘要：介紹了一種采用DM642和CPLD相配合的擴(kuò)展鍵盤方法。CPLD管理鍵盤電路中的芯片邏輯，DM642的外部中斷監(jiān)控按鍵的狀態(tài)。簡單闡述了鍵盤的分類，給出系統(tǒng)的硬件電路原理圖，在CCS軟件中調(diào)試程序方法。仿真結(jié)果表明，
關(guān)鍵字： CPLD 642 DM 外部中斷

基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)

便攜式MP3播放器作為一種集音頻播放、數(shù)據(jù)存儲(chǔ)為一身的數(shù)碼產(chǎn)品，其功能結(jié)構(gòu)為電子設(shè)計(jì)人員所津津樂道。新功...
關(guān)鍵字： CoolRunner CPLD

一款基于CPLD的LED顯示屏控制電路解決方案

本文著重介紹用M4A5-128P64-10VC設(shè)計(jì)LED顯示屏的控制電路。
關(guān)鍵字：電路解決方案控制顯示屏 CPLD LED 基于

基于ARM和CPLD的嵌入式視覺系統(tǒng)設(shè)計(jì)

目前，關(guān)于視覺系統(tǒng)的研究已經(jīng)成為熱點(diǎn)，也有開發(fā)出的系統(tǒng)可供參考。但這些系統(tǒng)大多是基于PC機(jī)的，由于算法和硬件結(jié)構(gòu)的復(fù)雜性而使其在小型嵌入式系統(tǒng)中的應(yīng)用受到了限制。上述系統(tǒng)將圖像數(shù)據(jù)采集后，視覺處理算法是
關(guān)鍵字： CPLD ARM 嵌入式視覺系統(tǒng)設(shè)計(jì)

基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)

本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計(jì)流程，驗(yàn)證了利用現(xiàn)有IP Core設(shè)計(jì)的可行性和高效性。在設(shè)計(jì)過程中，硬件（實(shí)驗(yàn)評估板）的設(shè)計(jì)和基于IP Core的算法設(shè)計(jì)可同步進(jìn)行，避免了兩者因異步帶來的設(shè)計(jì)周期的延長。實(shí)踐證明本文的設(shè)計(jì)思路和實(shí)現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設(shè)計(jì)方案。
關(guān)鍵字： CoolRunner CPLD MP3 應(yīng)用開發(fā)

基于CPLD與絕對式編碼器的高精度高速伺服單元

　本設(shè)計(jì)已經(jīng)完成了硬件及軟件的全部設(shè)計(jì)，讀取帶有絕對式編碼器的電動(dòng)機(jī)轉(zhuǎn)子的任何一個(gè)位置數(shù)據(jù)只需31μs，通信速率可達(dá)2.5Mb/s，將本設(shè)計(jì)集成在伺服驅(qū)動(dòng)單元中，驅(qū)動(dòng)和控制電動(dòng)機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分，控制電動(dòng)機(jī)轉(zhuǎn)子的位置精度可達(dá)μM級。
關(guān)鍵字： CPLD 絕對式編碼器高精度高速伺服單元

基于DSP+CPLD的異步電動(dòng)機(jī)控制系統(tǒng)開發(fā)平臺設(shè)計(jì)

隨著電力電子技術(shù)、電機(jī)控制理論和微控制器的不斷發(fā)展，現(xiàn)代交流調(diào)速技術(shù)在國民經(jīng)濟(jì)中得到了廣泛應(yīng)用。目前，高...
關(guān)鍵字： DSP CPLD 電機(jī)控制

基于Verilog簡易UART的FPGA/CPLD實(shí)現(xiàn)

基于Verilog簡易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
關(guān)鍵字： FPGA/CPLD 實(shí)現(xiàn) UART 簡易 Verilog 基于

基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示

基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示,采用自頂向下的設(shè)計(jì)思想，綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點(diǎn)陣顯示屏無閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計(jì)方法及實(shí)際電路。
關(guān)鍵字：點(diǎn)陣顯示 LED 系統(tǒng) CPLD 嵌入式基于

共775條 27/52 |‹ « 25 26 27 28 29 30 31 32 33 34 » ›|

cpld／ppga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／ppga!
歡迎您創(chuàng)建該詞條，闡述對cpld／ppga的理解，并與今后在此搜索cpld／ppga的朋友們分享。創(chuàng)建詞條

cpld／ppga電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動(dòng)CPLD的PWM正弦信號發(fā)生器設(shè)計(jì)

cpld／ppga相關(guān)帖子

CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個(gè)時(shí)鐘周期的低電平期間產(chǎn)生多個(gè)脈沖？
絕對值編碼器
基于DSP+CPLD的斷路器智能控制單元設(shè)計(jì)

cpld／ppga資料下載

Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計(jì)-基礎(chǔ)篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗(yàn)，快來拿~

熱門主題

CPLD／PPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();