<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/ppga

          基于CPLD的DSP與聲卡的接口技術(shù)

          • 基于CPLD的DSP與聲卡的接口技術(shù),1引言使用復(fù)雜可編程邏輯器件(CPLD)可提高系統(tǒng)集成度、降低噪聲、增強(qiáng)系統(tǒng)可靠性并降低成本,同時(shí)它不僅具有電擦除特性,而且出現(xiàn)了邊緣掃描及在線編程等高級特性,因而可用于狀態(tài)機(jī)、同步、譯碼、解碼、計(jì)數(shù)、總線接
          • 關(guān)鍵字: 接口  技術(shù)  聲卡  DSP  CPLD  基于  

          CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計(jì)

          • 摘 要: 以Altera公司MAX7000系列為代表,介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例。該方案具有一定的普遍適用性。
            關(guān)鍵詞: RESET BOOT HPI CPLD的延時(shí) 時(shí)序 DSP的速度較快,要求譯碼的速度也必須較快。利用
          • 關(guān)鍵字: CPLD  DSP  系統(tǒng)  中的應(yīng)用    

          單片機(jī)+CPLD的多路精確延時(shí)控制系統(tǒng)

          • 1 引言
            現(xiàn)代控制系統(tǒng)中控制對象可能是復(fù)雜、分散的,而且往往是并行、獨(dú)立工作的,但整體上它們是相互關(guān)聯(lián)的有機(jī)組合。因此,控制信號的時(shí)序邏輯則要求更加精確。CPLD單片機(jī)為控制系統(tǒng)提供了技術(shù)支持,由CPLD和
          • 關(guān)鍵字: 控制系統(tǒng)  延時(shí)  精確  CPLD  單片機(jī)  

          利用P89C669的23 b的線性地址并采用CPLD外部擴(kuò)展

          • 利用P89C669的23 b的線性地址并采用CPLD外部擴(kuò)展,采用CPLD增強(qiáng)單片機(jī)P89C669外部設(shè)備擴(kuò)展能力 2007.08.15 來自:現(xiàn)代電子技術(shù) P89C669是PHILIPS半導(dǎo)體一款51MX(存儲器擴(kuò)展)內(nèi)核的微處理器,其指令執(zhí)行速度2倍于標(biāo)準(zhǔn)的80C51器件,線性地址經(jīng)擴(kuò)展后可支持高達(dá)8 MB的
          • 關(guān)鍵字: CPLD  外部  擴(kuò)展  采用  地址  P89C669  線性  利用  

          CPLD的串口通信設(shè)計(jì)

          • 一、硬件電路設(shè)計(jì)  本文選用CPLD 是ALTERA 公司的EPM240T100,結(jié)合MAX232 接口芯片進(jìn)行串口通信設(shè)計(jì),框圖如下圖1 所示。     圖1 CPLD串口通信模塊硬件設(shè)計(jì)  二、VHDL程序模塊設(shè)計(jì)及描述  使用VHDL 對CPL
          • 關(guān)鍵字: 設(shè)計(jì)  通信  串口  CPLD  

          CPLD為控制核心16位高精度數(shù)字電壓表設(shè)計(jì)

          •   本系統(tǒng)是用CPLD實(shí)現(xiàn)的智能數(shù)字電壓表。隨著EDA技術(shù)的廣泛應(yīng)用,CPLD已成為現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的主要手段,CPLD目前正朝著更高速、更高集成度、更強(qiáng)功能和更靈活的方向發(fā)展。

          • 關(guān)鍵字: 電壓表  設(shè)計(jì)  數(shù)字  高精度  控制  核心  CPLD  

          基于CPLD和VS1011E解碼器的電梯語音系統(tǒng)設(shè)計(jì)

          •   語音系統(tǒng)是電梯不可缺少的部分,用于樓層報(bào)數(shù)、方向提示、報(bào)警告示、消防對講以及廣告宣傳等。傳統(tǒng)語音系統(tǒng)絕大多數(shù)采用語音器存儲和播放語音,但存在比如外電路復(fù)雜、音質(zhì)差、成本高、容量小以及語音不易更改等缺陷。鑒于此,設(shè)計(jì)了一款基于CPLD和VS1011E解碼器的電梯語音系統(tǒng)。
          • 關(guān)鍵字: 語音系統(tǒng)  設(shè)計(jì)  電梯  解碼器  CPLD  VS1011E  基于  

          基于CPLD的單片機(jī)與PCI接口設(shè)計(jì)解決方案

          • 8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛,然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線,8位數(shù)據(jù)端口,而PCI總線2.0規(guī)范中,除了有32位地址數(shù)據(jù)復(fù)用AD[3~0]外,還有FRAME、IRDY、TRDY等重要的
          • 關(guān)鍵字: 設(shè)計(jì)  解決方案  接口  PCI  CPLD  單片機(jī)  基于  

          高速數(shù)據(jù)采集系統(tǒng)中精確時(shí)標(biāo)的CPLD實(shí)現(xiàn)方法

          • 高速數(shù)據(jù)采集系統(tǒng)中精確時(shí)標(biāo)的CPLD實(shí)現(xiàn)方法,本文介紹一種利用復(fù)雜可編程邏輯器件給高速數(shù)據(jù)采集系統(tǒng)中的采集數(shù)據(jù)貼上精確時(shí)間標(biāo)簽的方法,并利用MAX PLUSⅡ開發(fā)環(huán)境驗(yàn)證設(shè)計(jì)方案的正確性。此設(shè)計(jì)方案已經(jīng)成功地應(yīng)用到自行設(shè)計(jì)的高速數(shù)據(jù)采集卡中。
            關(guān)鍵詞
          • 關(guān)鍵字: CPLD  實(shí)現(xiàn)  方法  標(biāo)的  精確  數(shù)據(jù)采集  系統(tǒng)  高速  

          基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計(jì)

          • 本文介紹的智能控制單元采用數(shù)字信號處理器(DSP)及嵌入式實(shí)時(shí)操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)...
          • 關(guān)鍵字: CPLD  μCOS-Ⅱ  斷路器智能控制  

          賽靈思Verilog(FPGA/CPLD)設(shè)計(jì)小技巧

          • 以下是一個在設(shè)計(jì)中常犯的錯誤列表這些錯誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度...
          • 關(guān)鍵字: FPGA  賽靈思  Verilog  CPLD  

          基于CPLD的I2C總線接口設(shè)計(jì)

          • 在電路設(shè)計(jì)中,I2C總線是比較常用的兩線式串行通信方式,大多數(shù)的CPU都擅長于并口操作,不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過對并口的簡單操作實(shí)現(xiàn)對I2C總線接口的控制,在分析I2C總線常用工作模式的基礎(chǔ)上,設(shè)計(jì)實(shí)現(xiàn)工作于主機(jī)模式的,以CPID完成I2C總線開始信號、結(jié)束信號的輸出,以及并行數(shù)據(jù)到I2C總線模式串行數(shù)據(jù)轉(zhuǎn)換或I2C模式串行數(shù)據(jù)到并行數(shù)據(jù)轉(zhuǎn)換的I2C接口模塊。采用該模塊,可以使不具備I2C總線接口的CPU通過并口方便地控制I2C總線設(shè)備,簡化系統(tǒng)程序設(shè)
          • 關(guān)鍵字: CPLD  I2C  總線  接口設(shè)計(jì)    

          基于CPLD和MT8880的遠(yuǎn)程控制及播音系統(tǒng)設(shè)計(jì)

          • 摘要: 介紹了一種基于CPLD和MT8880的遠(yuǎn)程控制及語音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路, 并對關(guān)鍵電路的工作原理進(jìn)行了說明; 最后給出了系統(tǒng)主機(jī)控制器中關(guān)鍵模塊的QUARTUS II設(shè)計(jì)圖及基于VHDL語言
          • 關(guān)鍵字: CPLD  8880  MT  遠(yuǎn)程控制    

          基于ARM和CPLD的可重構(gòu)檢測系統(tǒng)設(shè)計(jì)

          • 引言
            檢測系統(tǒng)的可重構(gòu)設(shè)計(jì)是檢測技術(shù)的發(fā)展方向。可重構(gòu)設(shè)計(jì)是指利用可重用的軟硬件資源,根據(jù)不同的應(yīng)用需求,靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。對于檢測系統(tǒng)而言,可重構(gòu)可以分為軟件可重構(gòu)和硬件可重
          • 關(guān)鍵字: CPLD  ARM  可重構(gòu)  檢測系統(tǒng)設(shè)計(jì)    

          用CPLD和Flash實(shí)現(xiàn)FPGA配置

          • 摘要:FPGA可以通過串行接口進(jìn)行配置。本文對傳統(tǒng)的配置方法進(jìn)行了研究,并從更新配置文件的方法入手,提出了利用處理機(jī)通過網(wǎng)絡(luò)更新的方法,給出了一個用CPLD和Flash對FPGA進(jìn)行配置的應(yīng)用實(shí)例。
            關(guān)鍵詞:現(xiàn)場可編程
          • 關(guān)鍵字: Flash  CPLD  FPGA    
          共775條 30/52 |‹ « 28 29 30 31 32 33 34 35 36 37 » ›|
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();