<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／ppga

cpld／ppga 文章進(jìn)入cpld／ppga技術(shù)社區(qū)

基于CPLD／FPGA的多串口設(shè)計與實現(xiàn)

摘要：在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計方案。實現(xiàn)并行口到多個全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實時
關(guān)鍵字： CPLD FPGA 多串口

采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計方法

采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計方法,采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計方法搭建一種低成本的嵌入式視覺系統(tǒng)，系統(tǒng)由CMOS圖像傳感器、CPLD、ARM7微處理器以及SRAM構(gòu)成。其中，CPLD識別時序，解決了圖像采集系統(tǒng)存在的嚴(yán)格時序同步和雙CPU共享一片SRAM的總
關(guān)鍵字：系統(tǒng) 設(shè)計方法視覺 CPLD 圖像傳感器采用

基于Matlab/Simulink的滑模軟起動器仿真研究

摘要：隨著電動機(jī)的廣泛使用，對電機(jī)起動的要求越來越高，對軟起動裝置也使用越來越多?；＼浧饎悠鲙追N軟起動方...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于CPLD的USB總線的隔離接口實現(xiàn)

本設(shè)計的主要創(chuàng)新點在于 USB總線的協(xié)議的復(fù)雜性和快速性為設(shè)計實現(xiàn)必須面對許多的挑戰(zhàn)，能在分析協(xié)議的基礎(chǔ)上利用 CPLD解決了 USB總線隔離的問題，巧妙的檢測信息包起始、快切換和包結(jié)束的難題，克服了傳輸信息包結(jié)束慢上拉與過渡，保證系統(tǒng)的完整性。
關(guān)鍵字： CPLD USB 總線隔離接口

基于CPLD和Embedded System的LED點陣顯示

基于CPLD和Embedded System的LED點陣顯示,摘要：采用自頂向下的設(shè)計思想，綜合運用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點陣顯示屏無閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計方法及實際電路。LED點陣顯示屏是顯示公共信息的一種重要顯示終端，其中
關(guān)鍵字：點陣顯示 LED System CPLD Embedded 基于

CPLD在線纜快速測試技術(shù)中的應(yīng)用

1.引言隨著電子技術(shù)的發(fā)展，復(fù)雜可編程邏輯器件CPLD（ComplexProgrammableLogicDevice）以其高速、高...
關(guān)鍵字： CPLD 線纜快速測試

基于CPLD的視頻疊加

上個月接到任務(wù)，要求設(shè)計一視頻鉆孔機(jī)，用攝像頭檢測孔位，腳踏開關(guān)控制電機(jī)鉆孔。由于要對準(zhǔn)孔位，因此顯示器上要...
關(guān)鍵字： LM1881 CPLD 電視

基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計

0引言傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學(xué)運算能力差...
關(guān)鍵字： CPLD FPGA 數(shù)據(jù)采集系統(tǒng)

基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計

基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計,用于實時控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對模擬量進(jìn)行測量，通常的方法是以MCU為主產(chǎn)生采集控制時序控制模數(shù)轉(zhuǎn)換器，并通過中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時序?qū)⒄加幂^多的系統(tǒng)軟硬件資源。而在
關(guān)鍵字：系統(tǒng) 設(shè)計數(shù)據(jù)采集通道 DSP CPLD 基于

基于DSP的視頻采集存儲系統(tǒng)的研究與設(shè)計

數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計一種功能靈活、使用方便、便于嵌入到系統(tǒng)中...
關(guān)鍵字：視頻監(jiān)控圖像信號采集 CPLD

基于DSP+CPLD的智能IED設(shè)計

基于DSP+CPLD的智能IED設(shè)計,本文的設(shè)計師基于DSP和CPLD搭建的智能IED(Intelligent Electronic Device，智能電力監(jiān)測裝置)可以同時采集多路信號，并通過FFT算法得到電網(wǎng)運行的關(guān)鍵數(shù)據(jù)?！　』贗EC61850的智能變電站的邏輯如圖1所示。IEC61850協(xié)
關(guān)鍵字： IED 設(shè)計智能 CPLD DSP 基于

基于CPLD系統(tǒng)的信號發(fā)生器設(shè)計

摘要：文中采用Quartus II開發(fā)平臺，基于可編程邏輯器件CPLD設(shè)計出多波形信號發(fā)生器，可輸出頻率、幅度可調(diào)的三角波、正弦波和方波。任意波形模塊可由用戶輸出用戶所需的特殊波形，滿足了教學(xué)實驗和開發(fā)新的實驗項目
關(guān)鍵字： CPLD 系統(tǒng) 信號發(fā)生器

基于CPLD／PPGA的出租車計費系統(tǒng)

介紹了出租車計費器系統(tǒng)的組成及工作原理，簡述了在EDA平臺上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計思想和實現(xiàn)過程。論述了車型調(diào)整模塊、計程模塊、計費模塊、譯碼動態(tài)掃描模塊等的設(shè)計方法與技巧。
關(guān)鍵字： CPLD PPGA 出租車計費系統(tǒng)

基于CPLD／FPGA的USB讀寫控制器

引言
隨著計算機(jī)科技的發(fā)展，無紙辦公日益成為各單位日常辦公的主要形式。而隨著USB存儲設(shè)備日益廣泛的使用，數(shù)據(jù)泄漏的危害也越來越嚴(yán)重。因此在單位內(nèi)部對USB存儲設(shè)備的操作權(quán)限進(jìn)行控制是很有必要的。
關(guān)鍵字： CPLD FPGA USB 讀寫

降低CPLD的功耗的嵌入式應(yīng)用

　引言　　從事便攜式或手持產(chǎn)品設(shè)計的工程師都明白，在如今的設(shè)計中，必須要最大限度地降低功耗。但是，只有經(jīng)驗豐富的工程師理解盡可能地延長系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們將重點放在這些經(jīng)
關(guān)鍵字： CPLD 功耗嵌入式應(yīng)用

共775條 28/52 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

cpld／ppga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／ppga!
歡迎您創(chuàng)建該詞條，闡述對cpld／ppga的理解，并與今后在此搜索cpld／ppga的朋友們分享。創(chuàng)建詞條

cpld／ppga電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

cpld／ppga相關(guān)帖子

CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器
基于DSP+CPLD的斷路器智能控制單元設(shè)計

cpld／ppga資料下載

Altera FPGA_CPLD設(shè)計（實例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計-基礎(chǔ)篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗，快來拿~

熱門主題

CPLD／PPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();