ddr-sdram 文章進(jìn)入ddr-sdram技術(shù)社區(qū)

高速數(shù)字電路設(shè)計(jì)：互連時(shí)序模型與布線長度分析

高速電路設(shè)計(jì)領(lǐng)域，關(guān)于布線有一種幾乎是公理的認(rèn)識(shí)，即“等長”走線，認(rèn)為走線只要等長就一定滿足時(shí)序需求，就不會(huì)存在時(shí)序問題。本文對(duì)常用高速器件的互連時(shí)序建立模型，并給出一般性的時(shí)序分析公式。為
關(guān)鍵字： PCB DDR SDRAM PHY芯片

詳述DRAM、SDRAM及DDR SDRAM的概念

DRAM (動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器)對(duì)設(shè)計(jì)人員特別具有吸引力，因?yàn)樗峁┝藦V泛的性能，用于各種計(jì)算機(jī)和嵌入式系統(tǒng)的存儲(chǔ)系統(tǒng)設(shè)計(jì)中。本文概括闡述了DRAM 的概念，及介紹了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DD
關(guān)鍵字：存儲(chǔ)器 DRAM SDRAM

DDR的前世與今生（二）

　　SDRAM與DDR SDRAM 　　SDRAM是比較久遠(yuǎn)的事情了，但我們一說到它肯定不會(huì)和 DDR混淆，我們通常理解的SDRAM其實(shí)是SDR SDRAM,為SDRAM的第一代，而DDR1則為第二代，乃至到我們現(xiàn)在使用的DDR4，其實(shí)為第五代SDRAM，在此需要澄清一下。以示區(qū)別，后續(xù)文章里面用SDR來特指SDR SDRAM，而DDR就特指DDR SDRAM了。　　就像很多人回復(fù)的一樣，他們的本質(zhì)區(qū)別就是周期操作方式(也稱時(shí)鐘采樣)的差異，這就導(dǎo)致后面設(shè)計(jì)上很大的不同。SDR都是“
關(guān)鍵字： DDR SDRAM

SDRAM連接電路設(shè)計(jì)詳解

介紹SDRAM電路設(shè)計(jì)之前先了解下SDRAM的尋址原理。SDRAM內(nèi)部是一個(gè)存儲(chǔ)陣列，可以把它想象成一個(gè)表格，和表格的檢索原理一樣，先指定行，再指定列，
關(guān)鍵字： SDRAM 電路設(shè)計(jì)

IDT為Intel Xeon處理器提供企業(yè)解決方案

混合信號(hào)半導(dǎo)體解決方案供應(yīng)商 IDT® 公司宣布支持基于 Nehalem 的 Intel® Xeon® 處理器，該處理器采用可進(jìn)行生產(chǎn)的 PCI Express®(PCIe®)交換和計(jì)
關(guān)鍵字： IDT DDR

SRAM簡介及與DRAM/SDRAM的比較

RAMRAM是指通過指令可以隨機(jī)的、個(gè)別的對(duì)各個(gè)存儲(chǔ)單元進(jìn)行訪問的存儲(chǔ)器，一般訪問時(shí)間基本固定，而與存儲(chǔ)單元地址無關(guān)。RAM的速度比較快，但其保
關(guān)鍵字： SRAM DRAM SDRAM 比較

e2v宣布計(jì)劃延長Micron部分SDR和DDR存儲(chǔ)產(chǎn)品的壽命

射頻功率、成像和高可靠性半導(dǎo)體解決方案領(lǐng)域的領(lǐng)軍企業(yè) e2v aerospace and defense, Inc. (e2v ad) 近日宣布，將延長世界領(lǐng)先高級(jí)存儲(chǔ)解決方案供應(yīng)商之一 Mic
關(guān)鍵字： Micron e2v DDR

DDR的前世與今生（一）

　　DDR SDRAM全稱為Double Data Rate SDRAM，中文名為“雙倍數(shù)據(jù)率SDRAM”。DDR是在原有的SDRAM的基礎(chǔ)上改進(jìn)而來，嚴(yán)格的說DDR應(yīng)該叫DDR SDRAM，人們習(xí)慣稱為DDR。　　說到這里，很多人可能會(huì)問SDRAM、DRAM、SRAM或者RAM、ROM到底是什么鬼，怎么區(qū)別的?小編還是來簡單普及下關(guān)于存儲(chǔ)的基礎(chǔ)知識(shí)吧。　　ROM 和RAM指的都是半導(dǎo)體存儲(chǔ)器，ROM是只讀存儲(chǔ)器(Read-Only Memory)的簡稱，是一種只能讀出事先
關(guān)鍵字： DDR DRAM

Xilinx MIG IP核的研究及大容量數(shù)據(jù)緩沖區(qū)的實(shí)現(xiàn)

為了使DDR3 SDRAM更方便、多樣地用于工程開發(fā)中，本文對(duì)XILINX公司DDR3 SDRAM提供的MIG核進(jìn)行了分析研究，并在此基礎(chǔ)上實(shí)現(xiàn)了大容量數(shù)據(jù)緩沖區(qū)的邏輯設(shè)計(jì)。通過對(duì)系統(tǒng)中各模塊的作用及相互間關(guān)系的研究，發(fā)現(xiàn)該控制器256位接口對(duì)工程開發(fā)十分不便，通過創(chuàng)建FIFO控制系統(tǒng)和讀寫接口FIFO的方式，將接口轉(zhuǎn)換為64位。該方案對(duì)控制核重新構(gòu)建并上板測試，均符合高速數(shù)據(jù)傳輸緩存的要求，使DDR3成為一個(gè)大容量且可控的高速FIFO。
關(guān)鍵字： MIG核 FIFO DDR3 SDRAM 201608

大話存儲(chǔ)器——存儲(chǔ)器無處不在

　　特權(quán)同學(xué)對(duì)存儲(chǔ)器的認(rèn)識(shí)也許還很膚淺，但是不要緊，學(xué)習(xí)靠積累，靠總結(jié)。希望在大話存儲(chǔ)器的一些文章里總結(jié)歸納一些和存儲(chǔ)器相關(guān)的知識(shí)，也希望能夠理出一條清晰的思路，讓大家也讓我自己對(duì)存儲(chǔ)器有更深入的認(rèn)識(shí)何了解。　　提到存儲(chǔ)器相信沒有人會(huì)陌生，也許你的第一反應(yīng)會(huì)是PC機(jī)的內(nèi)存條、硬盤，如果你是個(gè)電子行業(yè)的學(xué)生或者從業(yè)者，你也許還會(huì)想到FLASH、SRAM、SDRAM、EEPROM等等。的確，信息時(shí)代的存儲(chǔ)器可謂無處不在，也正是因?yàn)橛辛舜鎯?chǔ)器，才讓計(jì)算機(jī)(特權(quán)同學(xué)認(rèn)為這個(gè)計(jì)算機(jī)的概念不僅僅是電腦，嵌入式的任
關(guān)鍵字：存儲(chǔ)器 SDRAM

零基礎(chǔ)學(xué)FPGA （二十五）必會(huì)！從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂（下篇）

　　七、SDRAM工作時(shí)鐘相位偏移計(jì)算　　從上篇文章中我們知道，我們的數(shù)據(jù)是要經(jīng)過一定的延時(shí)才會(huì)到達(dá)目標(biāo)器件的，這個(gè)延時(shí)也就是相對(duì)于源寄存器的時(shí)鐘發(fā)射沿的時(shí)間延時(shí)，數(shù)據(jù)在源寄存器時(shí)鐘的上升沿到來時(shí)輸出，經(jīng)過FPGA的走線，PCB走線等，到達(dá)目標(biāo)寄存器的數(shù)據(jù)端口時(shí)會(huì)有一定的延時(shí)，而這個(gè)數(shù)據(jù)要想被目標(biāo)器件的目的寄存器鎖存，那么，目的寄存器的鎖存時(shí)鐘應(yīng)該盡量在數(shù)據(jù)的有效窗口內(nèi)才能確保數(shù)據(jù)被捕獲成功。所謂數(shù)據(jù)的有效窗口，就是數(shù)據(jù)在兩次變化之間的中間部分，也是數(shù)據(jù)最穩(wěn)定的部分。　　所以，要想將數(shù)據(jù)正確捕獲，
關(guān)鍵字： FPGA SDRAM

零基礎(chǔ)學(xué)FPGA （二十四）必會(huì)！從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂（上篇）

　　下面我們進(jìn)入正題，今天我們講時(shí)序　　一、從靜態(tài)時(shí)序分析說起　　我理解的靜態(tài)時(shí)序分析，就是我們在不加激勵(lì)的情況下，通過對(duì)電路進(jìn)行時(shí)序的延遲計(jì)算，預(yù)計(jì)電路的工作流程，對(duì)電路提出我們需要的一些約束條件，比如我們需要從A寄存器到B寄存器的延遲不能大于10ns，如果我們不添加時(shí)序約束，綜合工具可能會(huì)有好幾條路徑，按照它自己的要求來布局布線，那么從A寄存器到B寄存器的時(shí)間就有可能是20ns或者15ns之類的路徑，而我們需要的是不能大于10ns，因此，我們需要添加時(shí)序約束，再根據(jù)特定的時(shí)序模型，使我們的系統(tǒng)
關(guān)鍵字： FPGA SDRAM

零基礎(chǔ)學(xué)FPGA （二十三） SDR SDRAM（架構(gòu)篇）

　　今天我們來講的是SDRAM的架構(gòu)以及設(shè)計(jì)，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個(gè)筆記分享給大家，有什么錯(cuò)誤也請積極指正，畢竟我也是沒有老師教，也是自己摸索的，難免有些不合理的地方。　　一、SDRAM 工作部分　　1、上電初始化　　　　我們先來看第一部分，上電初始化。上電初始化我們知道，上電之后我們需要等待200us的穩(wěn)定期，這段時(shí)間我們可以用一個(gè)定時(shí)器來計(jì)數(shù)，這沒什么問題，然后進(jìn)入的是預(yù)充電部分，這個(gè)時(shí)候，預(yù)充電的時(shí)候，sdram_cmd
關(guān)鍵字： FPGA SDRAM

零基礎(chǔ)學(xué)FPGA （二十二） SDR SDRAM（理論篇）

　　其實(shí)說實(shí)話這一個(gè)月來也沒怎么看新知識(shí)，大體梳理了一下以前學(xué)過的知識(shí)，回顧了一下SOPC的學(xué)習(xí)。對(duì)于SOPC的學(xué)習(xí)我打算暫時(shí)先放一放，因?yàn)榍懊孢€有一個(gè)要寫的沒有完成，也是一直以來無法寫起的一個(gè)題目，就是今天我們要寫的SDRAM的操作。等寫完這個(gè)，我們再回到SOPC，帶領(lǐng)大家調(diào)USB2.0! 　　由于SDRAM本身就是一個(gè)比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時(shí)候感覺很是吃力，于是那時(shí)候便暫時(shí)放下了，知道年后這段時(shí)間，小墨又重新拾起這個(gè)知識(shí)點(diǎn)，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
關(guān)鍵字： FPGA SDRAM

信號(hào)在PCB走線中傳輸時(shí)延

　　信號(hào)在媒質(zhì)中傳播時(shí)，其傳播速度受信號(hào)載體以及周圍媒質(zhì)屬性決定。在PCB(印刷電路板)中信號(hào)的傳輸速度就與板材DK(介電常數(shù))，信號(hào)模式，信號(hào)線與信號(hào)線間耦合以及繞線方式等有關(guān)。隨著PCB走線信號(hào)速率越來越高，對(duì)時(shí)序要求較高的源同步信號(hào)的時(shí)序裕量越來越少，因此在PCB設(shè)計(jì)階段準(zhǔn)確知道PCB走線對(duì)信號(hào)時(shí)延的影響變的尤為重要。本文基于仿真分析DK，串?dāng)_，過孔，蛇形繞線等因素對(duì)信號(hào)時(shí)延的影響。　　1.引言　　信號(hào)要能正常工作都必須滿足一定的時(shí)序要求，隨著信號(hào)速率升高，數(shù)字信號(hào)的發(fā)展經(jīng)歷了從共同步時(shí)鐘到
關(guān)鍵字： PCB DDR