ddr 文章進入ddr技術(shù)社區(qū)

國產(chǎn)內(nèi)存即將到來可業(yè)內(nèi)卻判DDR死刑

似乎中國已經(jīng)要趕上國外主流水準，但是業(yè)內(nèi)卻傳出DDR內(nèi)存已經(jīng)過時，新的內(nèi)存即將取代，這無疑給國內(nèi)的DDR內(nèi)存制造廠商當頭一棒。
關(guān)鍵字：內(nèi)存 DDR

控制DDR線長匹配來保證時序，在PCB設(shè)計時應(yīng)該這么做！

　　DDR布線在PCB設(shè)計中占有舉足輕重的地位，設(shè)計成功的關(guān)鍵就是要保證系統(tǒng)有充足的時序裕量。要保證系統(tǒng)的時序，線長匹配又是一個重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長匹配的基本原則是：地址，控制/命令信號與時鐘做等長。數(shù)據(jù)信號與DQS做等長。為啥要做等長?大家會說是要讓同組信號同時到達接收端，好讓接收芯片能夠同時處理這些信號。那么，時鐘信號和地址同時到達接收端，波形的對應(yīng)關(guān)系是什么樣的呢?我們通過仿真來看一下具體波形?！　〗⑷缦峦ǖ?，分別模擬DDR3的地址信號與時鐘信號。　　
關(guān)鍵字： PCB DDR

DDR布線舉足輕重，一文看懂背后的大學(xué)問

　　DDR布線在PCB設(shè)計中占有舉足輕重的地位，設(shè)計成功的關(guān)鍵就是要保證系統(tǒng)有充足的時序裕量。要保證系統(tǒng)的時序，線長匹配又是一個重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長匹配的基本原則是：地址，控制/命令信號與時鐘做等長。數(shù)據(jù)信號與DQS做等長。為啥要做等長?大家會說是要讓同組信號同時到達接收端，好讓接收芯片能夠同時處理這些信號。那么，時鐘信號和地址同時到達接收端，波形的對應(yīng)關(guān)系是什么樣的呢?我們通過仿真來看一下具體波形?！　〗⑷缦峦ǖ?，分別模擬DDR3的地址信號與時鐘信號。　　
關(guān)鍵字： DDR 布線

DDR布線舉足輕重，一文看懂背后的大學(xué)問

DDR布線在PCB設(shè)計中占有舉足輕重的地位，設(shè)計成功的關(guān)鍵就是要保證系統(tǒng)有充足的時序裕量。要保證系統(tǒng)的時序，線長匹配又是一個重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長匹配的基本原則是：地址，控制/命令信號與時鐘做等長。
關(guān)鍵字： DDR PCB DQS

基于MIMO技術(shù)的視頻緩存器設(shè)計方案

隨著高速處理器的不斷發(fā)展，嵌入式系統(tǒng)應(yīng)用的領(lǐng)域越來越廣泛，高速大容量緩存器被廣泛應(yīng)用于音視頻系統(tǒng)中，然而專用的高速大容量緩存芯片價格過于昂貴，傳統(tǒng)SDRAM在帶寬上已經(jīng)逐漸無法滿足應(yīng)用.
關(guān)鍵字： MIMO技術(shù) 視頻緩存器 DDR

基于FPGA的LCoS顯示驅(qū)動系統(tǒng)的設(shè)計與實現(xiàn)

研究了硅基液晶(LCoS)場序彩色顯示驅(qū)動系統(tǒng)的設(shè)計與實現(xiàn).該系統(tǒng)以FPGA作為主控芯片,用兩片高速DDR2 SDRAM作為幀圖像存儲器.通過對圖像數(shù)據(jù)以幀為單位進行處理,系統(tǒng)將并行輸入的紅、綠、藍數(shù)據(jù)轉(zhuǎn)換成申行輸出的紅、綠、藍單色子幀.將該驅(qū)動系統(tǒng)與投影光機配合,實現(xiàn)了分辨率為800×600的LCoS場序彩色顯示.
關(guān)鍵字：硅基液晶 DDR FPGA

基于FPGA的DDR內(nèi)存條的控制研究

隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內(nèi)存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原理，內(nèi)存條電路設(shè)計的注意事項，以及如何使用FPGA實現(xiàn)對DDR內(nèi)存條的控制，最后給出控制的仿真波形。
關(guān)鍵字： DDR 內(nèi)存條 FPGA

如何玩轉(zhuǎn)DDR？要先從這五大關(guān)鍵技術(shù)下手

差分時鐘是DDR的一個重要且必要的設(shè)計，但大家對CK#（CKN）的作用認識很少，很多人理解為第二個觸發(fā)時鐘，其實它的真實作用是起到觸發(fā)時鐘校準的作用。
關(guān)鍵字： DDR 差分時鐘 DRAM DDR2

利用新一代虛擬探測功能實現(xiàn)DDR等信號去嵌測試

一、內(nèi)存測試中的難點內(nèi)存廣泛應(yīng)用于各類電子產(chǎn)品中，內(nèi)存測試也是產(chǎn)品測試中的熱點和難點。內(nèi)存測試中最為關(guān)鍵的測試項目為DQ/DQS/CLK之間的時序關(guān)系。JEDEC規(guī)范規(guī)定測量這幾個信號之間的時序時測試點需要選擇在靠
關(guān)鍵字：虛擬探測 DDR 信號去嵌測試

高速存儲器的調(diào)試和評估――不要僅僅停留在一致性測試上

引言：DDR4 等存儲技術(shù)的發(fā)展帶動存儲器速度與功率效率空前提升，僅僅停留在一致性測試階段，已經(jīng)不能滿足日益深入的調(diào)試和評估需求。DDR 存儲器的測試項目涵蓋了電氣特性和時序關(guān)系，由JEDEC明確定義，JEDEC 規(guī)范并
關(guān)鍵字：高速存儲器一致性測試 DDR

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機來描述對DDR SDRAM 的各種時序操作，設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

高速數(shù)字電路設(shè)計：互連時序模型與布線長度分析

高速電路設(shè)計領(lǐng)域，關(guān)于布線有一種幾乎是公理的認識，即“等長”走線，認為走線只要等長就一定滿足時序需求，就不會存在時序問題。本文對常用高速器件的互連時序建立模型，并給出一般性的時序分析公式。為
關(guān)鍵字： PCB DDR SDRAM PHY芯片

DDR的前世與今生（二）

　　SDRAM與DDR SDRAM 　　SDRAM是比較久遠的事情了，但我們一說到它肯定不會和 DDR混淆，我們通常理解的SDRAM其實是SDR SDRAM,為SDRAM的第一代，而DDR1則為第二代，乃至到我們現(xiàn)在使用的DDR4，其實為第五代SDRAM，在此需要澄清一下。以示區(qū)別，后續(xù)文章里面用SDR來特指SDR SDRAM，而DDR就特指DDR SDRAM了。　　就像很多人回復(fù)的一樣，他們的本質(zhì)區(qū)別就是周期操作方式(也稱時鐘采樣)的差異，這就導(dǎo)致后面設(shè)計上很大的不同。SDR都是“
關(guān)鍵字： DDR SDRAM

e2v宣布計劃延長Micron部分SDR和DDR存儲產(chǎn)品的壽命

射頻功率、成像和高可靠性半導(dǎo)體解決方案領(lǐng)域的領(lǐng)軍企業(yè) e2v aerospace and defense, Inc. (e2v ad) 近日宣布，將延長世界領(lǐng)先高級存儲解決方案供應(yīng)商之一 Mic
關(guān)鍵字： Micron e2v DDR

IDT為Intel Xeon處理器提供企業(yè)解決方案

混合信號半導(dǎo)體解決方案供應(yīng)商 IDT® 公司宣布支持基于 Nehalem 的 Intel® Xeon® 處理器，該處理器采用可進行生產(chǎn)的 PCI Express®(PCIe®)交換和計
關(guān)鍵字： IDT DDR

共99條 2/7 « 1 2 3 4 5 6 7 »

ddr介紹

　DDR=Double Data Rate雙倍速內(nèi)存　　嚴格的說DDR應(yīng)該叫DDR SDRAM，人們習(xí)慣稱為DDR，部分初學(xué)者也常看到DDR SDRAM，就認為是SDRAM。DDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動態(tài)隨機存儲器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系，因此對于內(nèi)存廠商而言，只需對制造普通SD [ 查看詳細 ]