<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用 11.14珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來(lái)學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> dp-cpld

dp-cpld 文章進(jìn)入dp-cpld技術(shù)社區(qū)

基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)

基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開(kāi)發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開(kāi)發(fā)和調(diào)試。
關(guān)鍵字： FPGA/CPLD 實(shí)現(xiàn) UART 簡(jiǎn)易 Verilog 基于

基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示

基于CPLD和嵌入式系統(tǒng)的LED點(diǎn)陣顯示,采用自頂向下的設(shè)計(jì)思想，綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點(diǎn)陣顯示屏無(wú)閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計(jì)方法及實(shí)際電路。
關(guān)鍵字：點(diǎn)陣顯示 LED 系統(tǒng) CPLD 嵌入式基于

基于CPLD／FPGA的多串口設(shè)計(jì)與實(shí)現(xiàn)

摘要：在工業(yè)控制中如何提高一對(duì)多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實(shí)時(shí)
關(guān)鍵字： CPLD FPGA 多串口

采用圖像傳感器的CPLD視覺(jué)系統(tǒng)設(shè)計(jì)方法

采用圖像傳感器的CPLD視覺(jué)系統(tǒng)設(shè)計(jì)方法,采用圖像傳感器的CPLD視覺(jué)系統(tǒng)設(shè)計(jì)方法搭建一種低成本的嵌入式視覺(jué)系統(tǒng)，系統(tǒng)由CMOS圖像傳感器、CPLD、ARM7微處理器以及SRAM構(gòu)成。其中，CPLD識(shí)別時(shí)序，解決了圖像采集系統(tǒng)存在的嚴(yán)格時(shí)序同步和雙CPU共享一片SRAM的總
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 方法視覺(jué) CPLD 圖像傳感器采用

基于Matlab/Simulink的滑模軟起動(dòng)器仿真研究

摘要：隨著電動(dòng)機(jī)的廣泛使用，對(duì)電機(jī)起動(dòng)的要求越來(lái)越高，對(duì)軟起動(dòng)裝置也使用越來(lái)越多?；＼浧饎?dòng)器幾種軟起動(dòng)方...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

PROFIBUS DP總線I/O設(shè)備的開(kāi)發(fā)研究

總線I/O是現(xiàn)場(chǎng)總線遠(yuǎn)程I/O的簡(jiǎn)稱，是基于現(xiàn)場(chǎng)總線控制系統(tǒng)FCS中的主要設(shè)備，PROFIBUS-DP是總線I/O的主流通信協(xié)議。一個(gè)總線I/O設(shè)備可能需要多種總線接口，對(duì)于設(shè)備的開(kāi)發(fā)人員來(lái)講，他們專注于設(shè)備功能單元的核心技
關(guān)鍵字：設(shè)備開(kāi)發(fā)研究 I/O 總線 DP PROFIBUS

基于CPLD的USB總線的隔離接口實(shí)現(xiàn)

本設(shè)計(jì)的主要?jiǎng)?chuàng)新點(diǎn)在于 USB總線的協(xié)議的復(fù)雜性和快速性為設(shè)計(jì)實(shí)現(xiàn)必須面對(duì)許多的挑戰(zhàn)，能在分析協(xié)議的基礎(chǔ)上利用 CPLD解決了 USB總線隔離的問(wèn)題，巧妙的檢測(cè)信息包起始、快切換和包結(jié)束的難題，克服了傳輸信息包結(jié)束慢上拉與過(guò)渡，保證系統(tǒng)的完整性。
關(guān)鍵字： CPLD USB 總線隔離接口

基于CPLD和Embedded System的LED點(diǎn)陣顯示

基于CPLD和Embedded System的LED點(diǎn)陣顯示,摘要：采用自頂向下的設(shè)計(jì)思想，綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點(diǎn)陣顯示屏無(wú)閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計(jì)方法及實(shí)際電路。LED點(diǎn)陣顯示屏是顯示公共信息的一種重要顯示終端，其中
關(guān)鍵字：點(diǎn)陣顯示 LED System CPLD Embedded 基于

CPLD在線纜快速測(cè)試技術(shù)中的應(yīng)用

1.引言隨著電子技術(shù)的發(fā)展，復(fù)雜可編程邏輯器件CPLD（ComplexProgrammableLogicDevice）以其高速、高...
關(guān)鍵字： CPLD 線纜快速測(cè)試

基于CPLD的視頻疊加

上個(gè)月接到任務(wù)，要求設(shè)計(jì)一視頻鉆孔機(jī)，用攝像頭檢測(cè)孔位，腳踏開(kāi)關(guān)控制電機(jī)鉆孔。由于要對(duì)準(zhǔn)孔位，因此顯示器上要...
關(guān)鍵字： LM1881 CPLD 電視

基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

0引言傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過(guò)PCI總線完成數(shù)據(jù)的傳輸。其缺點(diǎn)是數(shù)學(xué)運(yùn)算能力差...
關(guān)鍵字： CPLD FPGA 數(shù)據(jù)采集系統(tǒng)

基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì),用于實(shí)時(shí)控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對(duì)模擬量進(jìn)行測(cè)量，通常的方法是以MCU為主產(chǎn)生采集控制時(shí)序控制模數(shù)轉(zhuǎn)換器，并通過(guò)中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時(shí)序?qū)⒄加幂^多的系統(tǒng)軟硬件資源。而在
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 數(shù)據(jù)采集通道 DSP CPLD 基于

基于DSP的視頻采集存儲(chǔ)系統(tǒng)的研究與設(shè)計(jì)

數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計(jì)一種功能靈活、使用方便、便于嵌入到系統(tǒng)中...
關(guān)鍵字：視頻監(jiān)控圖像信號(hào)采集 CPLD

基于DSP+CPLD的智能IED設(shè)計(jì)

基于DSP+CPLD的智能IED設(shè)計(jì),本文的設(shè)計(jì)師基于DSP和CPLD搭建的智能IED(Intelligent Electronic Device，智能電力監(jiān)測(cè)裝置)可以同時(shí)采集多路信號(hào)，并通過(guò)FFT算法得到電網(wǎng)運(yùn)行的關(guān)鍵數(shù)據(jù)?！　』贗EC61850的智能變電站的邏輯如圖1所示。IEC61850協(xié)
關(guān)鍵字： IED 設(shè)計(jì) 智能 CPLD DSP 基于

基于CPLD系統(tǒng)的信號(hào)發(fā)生器設(shè)計(jì)

摘要：文中采用Quartus II開(kāi)發(fā)平臺(tái)，基于可編程邏輯器件CPLD設(shè)計(jì)出多波形信號(hào)發(fā)生器，可輸出頻率、幅度可調(diào)的三角波、正弦波和方波。任意波形模塊可由用戶輸出用戶所需的特殊波形，滿足了教學(xué)實(shí)驗(yàn)和開(kāi)發(fā)新的實(shí)驗(yàn)項(xiàng)目
關(guān)鍵字： CPLD 系統(tǒng) 信號(hào)發(fā)生器

共904條 34/61 |‹ « 32 33 34 35 36 37 38 39 40 41 » ›|

dp-cpld介紹

您好，目前還沒(méi)有人創(chuàng)建詞條dp-cpld!
歡迎您創(chuàng)建該詞條，闡述對(duì)dp-cpld的理解，并與今后在此搜索dp-cpld的朋友們分享。創(chuàng)建詞條

dp-cpld電路

CS5212原理圖|CS5212設(shè)計(jì)電路圖|DP轉(zhuǎn)VGA芯片方案電路參考
利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計(jì)詳解
采用CPLD電器定時(shí)開(kāi)關(guān)控制系統(tǒng)電路

dp-cpld相關(guān)帖子

GM8775C：是DSI轉(zhuǎn)雙通道LVDS發(fā)送器
海能與綠聯(lián)他們得競(jìng)爭(zhēng)，到底差在哪個(gè)品上！
CPLD與FPGA之間通信
IntrospecteDP/DP協(xié)議分析儀（ProtocolAnalyzer）
電腦顯卡的工作原理及常見(jiàn)的四種接口
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來(lái)，占空比不為50%問(wèn)題

dp-cpld資料下載

Altera FPGA_CPLD設(shè)計(jì)（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識(shí)
CH7515CN
CS5801
CH7515CN
泰克智能座艙顯示接口DP及HDMI白皮書(shū)
PLDFPGA 結(jié)構(gòu)與原理初步.pdf

dp-cpld專欄文章

Prosoft PTQ-PDPMV1 用于Quantum 的 PROFIBUS DP 主站網(wǎng)絡(luò)接口模塊

熱門(mén)主題

DP-CPLD 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();