dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

突發(fā)通信中Turbo碼的FPGA實(shí)現(xiàn)

　　Turbo碼一種低信噪比條件下也能達(dá)到優(yōu)異糾錯(cuò)性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時(shí)延長等問題。突發(fā)數(shù)據(jù)通信以傳輸中小長度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。　　1 Turbo碼編碼器的F
關(guān)鍵字： Turbo FPGA RSC

安富利電子元件部推出低成本Spartan-3A FPGA評(píng)估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出價(jià)格僅為39美元Xilinx® Spartan®-3A 評(píng)估工具套件。這套件工具上裝有Xilinx的 Spartan-3A 400A 現(xiàn)場(chǎng)可編程門陣列 (FPGA)，為設(shè)計(jì)師評(píng)估或測(cè)試其針對(duì)低成本大批量應(yīng)用的設(shè)計(jì)提供了高性價(jià)比解決方案。　　設(shè)計(jì)師可以用Spartan-3A工具套件進(jìn)行FPGA原型設(shè)計(jì)、研究Xilinx MicroBlaze™軟處理器、嘗試各種不同的FPGA配置技術(shù)以及驗(yàn)證低成本的FPGA設(shè)計(jì)
關(guān)鍵字：安富利 Spartan-3A FPGA

基于FPGA的高速PID控制器設(shè)計(jì)與仿真

　　在CNC(電腦數(shù)控)加工、激光切割、自動(dòng)化磨輥弧焊系統(tǒng)、步進(jìn)／伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動(dòng)控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計(jì)技術(shù)成熟，長期以來形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。　　此類運(yùn)動(dòng)控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實(shí)現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對(duì)象，這就是PID控制中常用的近似逼近原理。　　采用這種結(jié)構(gòu)設(shè)計(jì)的控制系統(tǒng)，其性能只能與原連
關(guān)鍵字： FPGA PID控制器 A／D變換 EDA

釋放未來物理硬件設(shè)計(jì)的無限潛力

　　能否創(chuàng)建真正具有競(jìng)爭(zhēng)力的產(chǎn)品在本質(zhì)上取決于設(shè)計(jì)是否有優(yōu)勢(shì)，能否在市場(chǎng)獲得認(rèn)可。過去，組件在電路板上排布與連接的方式具有很高的區(qū)分度。而今天，業(yè)界不斷的全球化和接口的標(biāo)準(zhǔn)化讓板級(jí)的區(qū)分更加困難也更加難以維持。　　隨著技術(shù)不斷進(jìn)步，電子產(chǎn)品也在不斷發(fā)展，當(dāng)今可以真正區(qū)分產(chǎn)品的通常是嵌入在該器件中的智能水平-這一趨勢(shì)從20年前經(jīng)濟(jì)的微處理器快速發(fā)展時(shí)就開始顯現(xiàn)。向軟領(lǐng)域的發(fā)展意味著產(chǎn)品的真正價(jià)值主要由器件中的編程智能實(shí)現(xiàn)，而不是取決于其所屬的物理平臺(tái)屬性。　　對(duì)于電子產(chǎn)品開發(fā)公司，這意味著花在板級(jí)實(shí)
關(guān)鍵字： FPGA PCB NanoBoard

降低功耗：小心“過度設(shè)計(jì)”

　　當(dāng)前，降低功耗不僅成為節(jié)電的必由之路，并且被賦予了環(huán)保的神圣使命。因此所有的設(shè)計(jì)者都十分關(guān)心功耗問題。不過，在設(shè)計(jì)時(shí)還要謹(jǐn)防過度設(shè)計(jì)（overdesign）現(xiàn)象，使各個(gè)部分協(xié)調(diào)一致，達(dá)到整個(gè)功耗的降低。　　應(yīng)用是個(gè)很復(fù)雜的問題，其中有許多要素。你需要針對(duì)問題提供整體化的解決方案。在深刻理解最終應(yīng)用的情況下，你會(huì)發(fā)現(xiàn)是否出現(xiàn)了過度設(shè)計(jì)；有時(shí)候，出于市場(chǎng)等方面的考慮，會(huì)出現(xiàn)過度設(shè)計(jì)的做法，這最終會(huì)導(dǎo)致功耗過高。　　系統(tǒng)設(shè)計(jì)與SoC設(shè)計(jì)的相對(duì)比例問題，軟、硬件比例問題，IC的驅(qū)動(dòng)電壓是否越低就越好？
關(guān)鍵字：降低功耗 SoC 過度設(shè)計(jì) DSP Bolosigno 300 Bolosigno250

合眾達(dá)電子榮獲TI授予“07年亞太區(qū)最大DSP分銷商”殊榮【圖】

　　　　恭喜合眾達(dá)電子獲得TI授予 "07年亞太區(qū)最大DSP分銷商"殊榮！　　2008年4月29日至30日在大連舉行的德州儀器亞太區(qū)分銷商大會(huì)上，鑒于公司在DSP市場(chǎng)推廣上的優(yōu)異表現(xiàn)，合眾達(dá)電子獲得了TI頒發(fā)的2007年度亞太區(qū)最大DSP分銷商——Highest Catalog DSP Resale的榮譽(yù)。　　在過去13年的成長歷程中，合眾達(dá)電子本著“務(wù)實(shí)、誠信、學(xué)習(xí)、創(chuàng)新”的精神，業(yè)績不斷提升。合眾達(dá)不僅成為國內(nèi)DSP 產(chǎn)品
關(guān)鍵字：合眾達(dá) TI DSP 分銷商

JavaCard CPU的設(shè)計(jì)與FPGA實(shí)現(xiàn)

　　1 JavaCard簡介　　智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統(tǒng))和EEPROM，能儲(chǔ)存信息和圖像，具備讀/寫能力，信息能被加密保護(hù)的便攜卡。智能卡的最基本標(biāo)準(zhǔn)是 ISO/IEC7816。智能卡在銀行、電信等行業(yè)得到廣泛應(yīng)用，但在發(fā)展過程中也遇到很多問題，主要有：各廠商指令集不統(tǒng)一；編程接口APIs太復(fù)雜；開發(fā)環(huán)境不通用，新卡開發(fā)都要熟悉開發(fā)環(huán)境；系統(tǒng)不兼容，?？▽Ｓ?。由于開發(fā)門檻過高，影響了智能卡的發(fā)展。市場(chǎng)對(duì)智能卡的發(fā)展提出了新的要求，Sun公司提出了Java Card
關(guān)鍵字： JavaCard CPU FPGA 智能卡

TMS320VC5402 HPI接口與PCI總線接口設(shè)計(jì)

　　數(shù)字信號(hào)處理器DSP(Digital Signal Processor)是一種特別適合于進(jìn)行數(shù)字信號(hào)處理的微處理器，憑借其運(yùn)算速度快、功能強(qiáng)等特點(diǎn)，在各個(gè)領(lǐng)域的應(yīng)用越來越廣泛。但在很多場(chǎng)合下需要將DSP的各種外圍設(shè)備同計(jì)算機(jī)連接，以實(shí)現(xiàn)數(shù)據(jù)傳輸。通常情況下可利用DSP的串口或I／O口來實(shí)現(xiàn)，但無論是接串口還是接I／O口都要占用DSP的硬件資源，同時(shí)數(shù)據(jù)的傳輸速度有時(shí)也不能滿足系統(tǒng)的要求。為了解決這一問題，將DSP的HPI口通過PCl2040芯片橋接到PCI總線。本文以TMS320VC5402(簡稱VC
關(guān)鍵字： DSP PCI總線 HPI控制寄存器

基于DSP的嵌入式TCP/IP協(xié)議的研究與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP TCP IP 協(xié)議

如何用DSP和FPGA構(gòu)建多普勒測(cè)量系統(tǒng)

隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。
關(guān)鍵字： FPGA DSP 多普勒測(cè)量系統(tǒng)

利用FPGA協(xié)處理提升無線子系統(tǒng)的性能

　　您可以顯著提高無線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個(gè)并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字：信號(hào)處理 FPGA DSP

TMS320VC5502圖像傳輸系統(tǒng)的USB接口擴(kuò)展

　　0 引言　　一個(gè)典型的水下圖像傳輸系統(tǒng)采用DSP(數(shù)字信號(hào)處理器)作為實(shí)時(shí)圖像處理的核心單元，并用PC機(jī)建立良好的人機(jī)界面，以完成圖像的采集和顯示。因此，PC上位機(jī)與DSP間需進(jìn)行一種高效、快速的數(shù)據(jù)傳輸。目前PC機(jī)和DSP常采用RS-232串口通信方式實(shí)現(xiàn)數(shù)據(jù)交換，其通信協(xié)議簡單，但在大數(shù)據(jù)量的圖像信息傳輸中，很難滿足系統(tǒng)的實(shí)時(shí)性要求。此外，PC機(jī)本身串口資源也十分有限。而USB(通用串行總線)作為一種快速且有彈性的新式接口，可以滿足多數(shù)情況下大數(shù)據(jù)量實(shí)時(shí)交換的要求。　　本文提出一種基于US
關(guān)鍵字： TMS320VC5502 USB DSP

基于MAX+plusⅡ開發(fā)平臺(tái)的EDA設(shè)計(jì)方法

　　MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60 計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　EDA ( Elect ronic Design Automation) 即電子設(shè)計(jì)自動(dòng)化技術(shù),是指以計(jì)算機(jī)為基本工作平臺(tái),把應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)融合在一個(gè)電子CAD 通用軟件包中,輔助進(jìn)行三方面的電子設(shè)計(jì)工作,即集成電路設(shè)計(jì)、電子電路設(shè)計(jì)以及
關(guān)鍵字： EDA FPGA

邊界掃描在帶DSP芯片數(shù)字電路板測(cè)試中的應(yīng)用

　　0 引言　　在現(xiàn)代雷達(dá)系統(tǒng)中，帶有DSP(數(shù)字信號(hào)處理器)芯片的數(shù)字電路板應(yīng)用很廣。DSP芯片基本支持IEEE 1149.1標(biāo)準(zhǔn)，并且在電路板中形成了邊界掃描鏈，支持邊界掃描測(cè)試。　　在DSP電路板中有這樣一類集成電路，它們屬于非邊界掃描器件，位于電路板邊緣連接器和由DSP芯片形成的邊界掃描鏈之間。這部分器件的功能測(cè)試難以進(jìn)行。首先，這些帶DSP的電路板有獨(dú)立的時(shí)序，所以不能單獨(dú)采用傳統(tǒng)的通過外部接口輸入測(cè)試矢量的方法進(jìn)行測(cè)試；其次，邊界掃描測(cè)試只能對(duì)與DSP芯片相連的引腳進(jìn)行互連測(cè)試，可檢測(cè)
關(guān)鍵字：邊界掃描 DSP

利用FPGA協(xié)處理器優(yōu)化高性能數(shù)字?jǐn)z像監(jiān)控系統(tǒng)

　　數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在具有更多的能力，是傳統(tǒng)模擬系統(tǒng)強(qiáng)有力的替代方案。除了提供先進(jìn)的壓縮技術(shù)，如MPEG-4和H.264，數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在配備了如圖像穩(wěn)定，全景攝像和視頻運(yùn)動(dòng)檢測(cè)等算法。本文將討論這些新技術(shù)的優(yōu)點(diǎn)，和它們?cè)谟脭?shù)字信號(hào)處理器（DSP）和FPGA協(xié)處理器平臺(tái)上的優(yōu)化實(shí)現(xiàn)。它將詳盡地闡述現(xiàn)代監(jiān)視系統(tǒng)的需求，這些系統(tǒng)中常用的算法和加快系統(tǒng)設(shè)計(jì)的開發(fā)平臺(tái)。　　商用攝像監(jiān)視系統(tǒng)的一般需求是支持一至八個(gè)攝像機(jī)，先進(jìn)的視頻壓縮如MPEG-4，Windows Media 9 H.264，低延遲編碼
關(guān)鍵字： FPGA 數(shù)字?jǐn)z像監(jiān)控系統(tǒng) DSP