dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

一種基于DSP的張力、深度、速度測量系統(tǒng)

本系統(tǒng)用于油田測井過程中，對電纜所受的張力、油井的深度及電纜下井速度等參數(shù)的測量。重點(diǎn)闡述了系統(tǒng)結(jié)構(gòu)及工作原理。
關(guān)鍵字：測量系統(tǒng) 速度深度 DSP 張力基于

DM642平臺多路視頻處理系統(tǒng)的實(shí)時(shí)性分析

　　引言　　視頻合成技術(shù)是圖像處理方面的一個(gè)重要應(yīng)用，它將一個(gè)圖像的多個(gè)狀態(tài)或者多幅不同圖像進(jìn)行合成，來實(shí)現(xiàn)虛擬面板、圖像疊加、模擬場景、圖像優(yōu)化等效果。多路視頻合成顯示技術(shù)是將通過多個(gè)途徑(如攝像機(jī)、PC機(jī)、網(wǎng)絡(luò)等)，采集而來的多路視頻信號進(jìn)行處理，并按照實(shí)際所需進(jìn)行顯示。　　選擇適當(dāng)?shù)暮诵奶幚硇酒?，對?shù)據(jù)量大、實(shí)時(shí)性高的視頻信號處理來說，是首要考慮的問題。美國TI公司推出的針對視頻和圖像解決方案的TMS320DM642型高性能數(shù)字媒體處理器，是TI公司C6000系列中一款基于DaVinci技
關(guān)鍵字： DSP DM642 視頻合成技術(shù) TI 數(shù)字媒體處理器

千兆高速采集系統(tǒng)的硬件電路設(shè)計(jì)

　　1 ADC08D1000的結(jié)構(gòu) 　　ADC08D1000是NS(National Semiconductor，國家半導(dǎo)體)公司于2005年推出的雙通道低功耗的高速8位A／D轉(zhuǎn)換器，其最高單通道采樣頻率達(dá)l.3 GHz，全功率帶寬(FPBW)為1．7 GHz，在500 MHz標(biāo)準(zhǔn)信號輸入的情況下可以獲得7．4位的有效采樣位數(shù)。整個(gè)A／D轉(zhuǎn)換器用單電源1．9V供電，內(nèi)帶高質(zhì)量參考源和高性能采樣保持電路，每個(gè)通道均為差分輸入，采樣范圍可選為650 mV或870 mV(峰一峰值)。在高速數(shù)／模轉(zhuǎn)換系統(tǒng)中，有
關(guān)鍵字：硬件電路 NS A／D轉(zhuǎn)換器 FPGA LVDS

基于TMS320F2812的DSP控制器設(shè)計(jì)及應(yīng)用

基于DSP芯片TMS320F2812的電機(jī)控制器設(shè)計(jì)，描述了其引導(dǎo)加載ROM、AD轉(zhuǎn)換單元、傳感器接口、cpld等電機(jī)控制外設(shè)電路的技術(shù)關(guān)鍵。還簡單介紹了其在調(diào)速系統(tǒng)中的應(yīng)用。
關(guān)鍵字：設(shè)計(jì) 應(yīng)用控制器 DSP TMS320F2812 基于

外形似集成電路的完整 DC/DC 解決方案為基于 FPGA 的系統(tǒng)帶來切實(shí)益處

FPGA工藝尺寸的進(jìn)步和更加靈活的設(shè)計(jì)配置、以及基于FPGA的系統(tǒng)取得的進(jìn)步已經(jīng)使FPGA制造商充滿信心地進(jìn)入了以前由微處理器和ASIC供應(yīng)商壟斷的市場。最近，Xilinx的VirtexTM和Altera的Stratix產(chǎn)品系列分別推出了新器件，進(jìn)一步縮小了性能差距，再次提高了性能標(biāo)準(zhǔn)。盡管這些器件的通用和可配置性吸引了系統(tǒng)設(shè)計(jì)師，但是控制這些器件內(nèi)部工作方式的設(shè)計(jì)規(guī)則及其外部接口協(xié)議的復(fù)雜性導(dǎo)致需要廣泛的培訓(xùn)、基準(zhǔn)設(shè)計(jì)評估、設(shè)計(jì)仿真和驗(yàn)證。因此，F(xiàn)PGA供應(yīng)商提供了詳盡的硬件和固件支持，旨在幫助系統(tǒng)設(shè)計(jì)
關(guān)鍵字： DC/DC ，解決方案，F(xiàn)PGA

安富利電子元件部推出Virtex-5 FXT FPGA評估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出Xilinx® Virtex®-5 FXT FPGA 評估工具套件。該套件以Xilinx最新的Virtex-5 FXT 現(xiàn)場門陣列(FPGA)為基礎(chǔ)，還包括了一塊評估板、ISE® Design Suite 10.1 WebPACK™ 設(shè)計(jì)工具、評估版Embedded Development Kit (EDK)軟件、電源并能獲得參考設(shè)計(jì)和設(shè)計(jì)指南等資料。此套件成本低廉，是意圖研究Virtex-5 FXT平
關(guān)鍵字：安富利公司安富利電子元件部 Xilinx FPGA 評估工具套件

基于定點(diǎn)DSP的MP3實(shí)時(shí)解碼器的設(shè)計(jì)與實(shí)現(xiàn)

本文簡要介紹了MP3解碼原理，并詳細(xì)說明了MP3在FD216定點(diǎn)DSP上實(shí)現(xiàn)實(shí)時(shí)解碼的設(shè)計(jì)、開發(fā)流程。
關(guān)鍵字：解碼器設(shè)計(jì) 實(shí)現(xiàn) 實(shí)時(shí) MP3 定點(diǎn) DSP 基于

如何處理好嵌入式DSP設(shè)計(jì)中的功耗優(yōu)化

對基于數(shù)字信號處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項(xiàng)重要但往往難以實(shí)現(xiàn)的設(shè)計(jì)目標(biāo)。現(xiàn)在，基于DSP的設(shè)備常常把以往各自獨(dú)立的多個(gè)應(yīng)用結(jié)合起來，每一個(gè)應(yīng)用都可能有多個(gè)工作模式。要得到這樣一個(gè)設(shè)備的功率分布是非常困難的一件事，更遑論整個(gè)復(fù)雜的系統(tǒng)。設(shè)計(jì)人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應(yīng)用之功耗的技術(shù)和工具。
關(guān)鍵字：功耗優(yōu)化設(shè)計(jì) DSP 處理嵌入式如何

基于FPGA的高速流水線FFT算法實(shí)現(xiàn)

　　0 引言　　有限長序列的DFT(離散傅里葉變換)特點(diǎn)是能夠?qū)㈩l域的數(shù)據(jù)離散化成有限長的序列。但由于DYT本身運(yùn)算量相當(dāng)大，限制了它的實(shí)際應(yīng)用。FFT(快速傅里葉變換)算法是作為DFT的快速算法提出，它將長序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量，使得DFT算法在頻譜分析、濾波器設(shè)計(jì)等領(lǐng)域得到了廣泛的應(yīng)用。　　FPGA(現(xiàn)場可編程門陣列)是一種具有大規(guī)?？删幊涕T陣列的器件，不僅具有專用集成電路(ASIC)快速的特點(diǎn)，更具有很好的系統(tǒng)實(shí)現(xiàn)的靈活性。FPGA可通過開發(fā)工具實(shí)現(xiàn)在線編程。與C
關(guān)鍵字： FPGA FFT 集成電路 DFT

基于DSP的視頻采集系統(tǒng)設(shè)計(jì)

　　0 引言　　數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計(jì)一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實(shí)用意義。　　在研究基于DSP的視頻監(jiān)控系統(tǒng)時(shí)，考慮到高速實(shí)時(shí)處理及實(shí)用化兩方面的具體要求，需要開發(fā)一種具有高速、高集成度等特點(diǎn)的視頻圖象信號采集系統(tǒng)，為此系統(tǒng)采用專用視頻解碼芯片和復(fù)雜可編程邏輯器件(CPLD)構(gòu)成前端圖象采集部分。設(shè)計(jì)上采用專用視頻解碼芯片，以CPLD器件作為控制單元和外圍接口，以FIFO為緩存結(jié)構(gòu)，能夠有效地實(shí)現(xiàn)視頻信號的采集與讀取
關(guān)鍵字： DSP 數(shù)據(jù)采集視頻采集 CPLD 數(shù)字圖象處理

一種基于TMS320C55x DSP的UART通信設(shè)計(jì)

提出了一種直接利用DSP的MCBSP接口和DMA通道實(shí)現(xiàn)UART的方法，給出了使用C語言和CSL的編程方法。與傳統(tǒng)實(shí)現(xiàn)方法相比，具有實(shí)現(xiàn)成本低，硬件電路簡單，移植性強(qiáng)等特點(diǎn)，稍加修改可應(yīng)用于C5000和C6000各系列芯片中。
關(guān)鍵字：通信設(shè)計(jì) UART DSP TMS320C55x 基于

基于DSP的MP3解碼系統(tǒng)設(shè)計(jì)

基于DSP實(shí)現(xiàn)MP3解碼系統(tǒng)的設(shè)計(jì),采用高性能的立體聲音頻Codec芯片TLV320AIC23作為音頻信號數(shù)模轉(zhuǎn)換,DSP的兩個(gè)McBSP與其連接,分別作為配置接口和音頻數(shù)字接口,配置接口設(shè)置為SPI模式。USB與DSP接口實(shí)現(xiàn)MP3數(shù)據(jù)流與PC機(jī)之間的上傳與下載,存取MP3文件方便,存儲MP3文件的媒介選取大容量的存儲設(shè)備CF卡,系統(tǒng)選用可編程邏輯器件CPLD控制USB及CF卡的讀寫和片選。實(shí)驗(yàn)證明該系統(tǒng)可以高質(zhì)量完成MP3解碼、播放。
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 解碼 MP3 DSP 基于

多制式語音編解碼算法的DSP設(shè)計(jì)實(shí)現(xiàn)

本文詳細(xì)描述了在TI (Texas Instruments) C55x系列DSP平臺上集成實(shí)時(shí)實(shí)現(xiàn)0.3kbps至16kbps多種速率語音編解碼算法的方法，及在現(xiàn)有C語言源代碼基礎(chǔ)上優(yōu)化匯編指令的技巧。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) DSP 算法語音解碼制式

Altera Stratix III FPGA的LVDS I/O支持SGMII

　　Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿足SGMII嚴(yán)格的抖動(dòng)性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個(gè)器件的成本和功耗，提供更多的接口。　　Stratix III FPGA的SGMII
關(guān)鍵字： Altera Stratix III FPGA SGMII 以太網(wǎng)

OMAP35x實(shí)現(xiàn)高畫質(zhì)和直觀的用戶界面

　　為了滿足消費(fèi)者要求產(chǎn)品具備更加直觀的用戶界面、更強(qiáng)大的高級圖形效果，而且可以支持將各種設(shè)備連接至因特網(wǎng)等的需求，德州儀器(TI)推出采用ARM Cortex-A8內(nèi)核的OMAP35x系列處理器，可應(yīng)用于便攜式導(dǎo)航設(shè)備、因特網(wǎng)設(shè)備，以及便攜式病人監(jiān)護(hù)設(shè)備等。　　OMAP35x處理器進(jìn)一步豐富了TI業(yè)經(jīng)驗(yàn)證的領(lǐng)先無線手機(jī)技術(shù)，能夠幫助主流客戶滿足新市場領(lǐng)域的要求，如車載應(yīng)用、消費(fèi)類設(shè)備、嵌入式以及醫(yī)療設(shè)備等。這種集成的單芯片處理器將照片級真實(shí)感圖形效果與高級視頻DSP技術(shù)相結(jié)合，在市場上各種單芯片組合
關(guān)鍵字： ARM OMAP35x DSP OMAP3530