<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          TMS320C641X系列DSP引導方法研究

          • TMS320C641X系列DSP引導方法研究, 摘要:在進行DSP產(chǎn)品化設(shè)計時,BootLoader是一項關(guān)鍵技術(shù)。為了更好地解決數(shù)字信號處理器應用程序的加載問題,以TI公司641X系列DSP為例,詳細論述了DSP的兩種引導方法:ROM引導和主機HPI引導,包括二次代碼編寫、存
          • 關(guān)鍵字: DSP  

          FIR濾波器的FPGA實現(xiàn)方法

          • 為了給實際應用中選擇合適FIR濾波器的FPGA實現(xiàn)結(jié)構(gòu)提供參考,首先從FIR數(shù)字濾波器的基本原理出發(fā),分析了FIR濾波器的結(jié)構(gòu)特點,然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉(zhuǎn)置型、FFT型和分布式結(jié)構(gòu)型的實現(xiàn)方法,對于各種實現(xiàn)的結(jié)構(gòu)做了分析、比較以及優(yōu)化處理,特別是對基于FFT的FIR濾波器與傳統(tǒng)卷積結(jié)構(gòu)進行了精確的數(shù)值計算比較,最后得出滿足于低階或高階的各種FIR濾波器實現(xiàn)結(jié)構(gòu)的適用范圍及其優(yōu)缺點,并針對實際工程應用提出了下一步需解決的問題。
          • 關(guān)鍵字: FPGA  FIR  濾波器  實現(xiàn)方法    

          基于FPGA的24×24位低功耗乘法器的設(shè)計

          • 通過對現(xiàn)有編碼算法的改進,提出一種新的編碼算法,它降低功耗的方法是通過減少部分積的數(shù)量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加,因此,減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量,從而實現(xiàn)功耗的減低。在部分積的累加過程中.又對用到的傳統(tǒng)全加器和半加器進行了必要的改進,避免了CMOS輸入信號不必要的翻轉(zhuǎn),從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試,給出了測試結(jié)果,并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3.5%和8.4%。
          • 關(guān)鍵字: FPGA  24位  低功耗  乘法器    

          CEVA DSP的內(nèi)核蜂窩基帶處理器出貨量超越高通

          • CEVA公司宣布,其DSP架構(gòu)已成為蜂窩基帶處理器部署的領(lǐng)先DSP架構(gòu)。由CEVADSP內(nèi)核助力的蜂窩基帶處理器的出貨...
          • 關(guān)鍵字: CEVA  DSP  蜂窩基帶處理器  高通  德州儀器  

          先進的調(diào)制和RF傳輸從實驗室走向現(xiàn)實應用

          • 在近日舉行的IEEE射頻無線會議上,眾多發(fā)言人紛紛表示:先進的調(diào)制和RF傳輸機制正在迅速走出實驗室,進入現(xiàn)實問題...
          • 關(guān)鍵字: RF  射頻  調(diào)制  UWB  Wi-Fi  WiMAX  WLAN  DSP  混頻器  

          基于FPGA的多時鐘片上網(wǎng)絡(luò)設(shè)計

          • 本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器,通過優(yōu)化中央仲裁器和交叉點矩陣,以爭取較小面積和更高的性能。同時,擴展路由器運作在獨立頻率的多時鐘NoC 架構(gòu)中,并在一個3×3Mesh 的架構(gòu)下實驗,分析其性能特點,比較得出多時鐘片上網(wǎng)絡(luò)具有更高的性能。
          • 關(guān)鍵字: FPGA  多時鐘  片上網(wǎng)絡(luò)    

          基于DSP Builder數(shù)字信號處理器的FPGA設(shè)計

          • 針對使用硬件描述語言進行設(shè)計存在的問題,提出一種基于FPGA并采用DSP BuildIer作為設(shè)計工具的數(shù)字信號處理器設(shè)計方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設(shè)計流程,設(shè)計了一個12階FIR低通數(shù)字濾波器,通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設(shè)計進行了驗證。結(jié)果表明,所設(shè)計的FIR濾波器功能正確,性能良好。
          • 關(guān)鍵字: Builder  FPGA  DSP  數(shù)字信號處理器    

          采用MAX II器件實現(xiàn)FPGA設(shè)計安全解決方案

          •  本文提供的解決方案可防止FPGA設(shè)計被拷貝,即使配置比特流被捕獲,也可以保證FPGA設(shè)計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前,禁止用戶設(shè)計功能來實現(xiàn)這種安全性。選用MAX II器件來產(chǎn)生握手令牌,這是因為該器件具有非易失性,關(guān)電時可保持配置數(shù)據(jù)。而且,對于這種應用,MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設(shè)計。
          • 關(guān)鍵字: FPGA  MAX  器件  方案    

          擴頻通信芯片STEL-2000A的FPGA實現(xiàn)

          • 針對傳統(tǒng)集成電路(ASIC)功能固定、升級困難等缺點,利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊,在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進行低通濾波,給出了DQPSK解調(diào)的原理和實現(xiàn)方法,推導出一種簡便的引入π/4固定相移的實現(xiàn)方法。采用模塊化的設(shè)計方法使用VHDL語言編寫出源程序,在VIrtex-II Pro開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。
          • 關(guān)鍵字: STEL  2000  FPGA  擴頻通信    

          基于FPGA的光纖光柵解調(diào)系統(tǒng)的研究

          • 波長信號的解調(diào)是實現(xiàn)光纖光柵傳感網(wǎng)絡(luò)的關(guān)鍵,基于現(xiàn)有的光纖光柵傳感器解調(diào)方法,提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法,此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng),并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設(shè)計,綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。
          • 關(guān)鍵字: FPGA  光纖光柵  解調(diào)系統(tǒng)    

          Altera發(fā)布28nm器件系列產(chǎn)品

          •   為滿足用戶的多種設(shè)計需求,Altera公司 今天發(fā)布其28-nm器件系列產(chǎn)品,為業(yè)界提供最全面的器件選擇。Altera在Cyclone V和Arria V FPGA新系列、最新擴展的Stratix V FPGA以及此前發(fā)布的HardCopy V ASIC系列中為用戶提供突出不同產(chǎn)品優(yōu)勢的解決方案。   
          • 關(guān)鍵字: Altera  Stratix V FPGA  

          LSI 推出28nm 定制芯片平臺

          •   LSI 公司 日前宣布推出 28nm 定制芯片平臺,其囊括了一系列豐富的 IP 塊和定制片上系統(tǒng) (SoC) 的高級設(shè)計方法。該平臺充分利用 LSI 在數(shù)代定制芯片方面的專有技術(shù),使 OEM 廠商能夠構(gòu)建出高度差異化解決方案,以滿足新一代數(shù)據(jù)中心、企業(yè)和服務供應商網(wǎng)絡(luò)應用需求。   
          • 關(guān)鍵字: LSI  28nm  IP 塊  SoC  DSP  

          CEVA 在全球DSP授權(quán)市場占據(jù)78%份額

          •   全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布,獲領(lǐng)先研究機構(gòu)The Linley Group評為2009年全球DSP授權(quán)銷售額和授權(quán)DSP出貨量的領(lǐng)導企業(yè),其市場份額分別為78% 和80%。這些數(shù)據(jù)來自The Linley Group近期出版的題為 “移動和無線半導體市場份額” (Mobile and Wireless Semiconductor Market Share 2009) 的研究報告。   The Linle
          • 關(guān)鍵字: CEVA  DSP  CEVA-XC321  CEVA-XC323   

          基于DSP的無人飛行器飛行控制系統(tǒng)設(shè)計

          • 基于DSP的無人飛行器飛行控制系統(tǒng)設(shè)計, 1 引 言  隨著科技的發(fā)展以及軍事戰(zhàn)略思想的轉(zhuǎn)變, 無人飛行器在軍事、民用領(lǐng)域具有廣泛的應用前景和極其重要的現(xiàn)實意義。各國正在研制和開發(fā)各種性能獨特的無人飛行器, 改造的核心就是飛行控制系統(tǒng)?! ?/li>
          • 關(guān)鍵字: DSP  

          基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計

          • 基于DSP和MAX1420的高速數(shù)據(jù)采集系統(tǒng)設(shè)計,1 引言  數(shù)據(jù)采集系統(tǒng)是通信與信息技術(shù)領(lǐng)域中重要的功能模塊,應用廣泛。而傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)大多以單片機或中規(guī)模數(shù)字電路為核心,其模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)采樣速率較低。顯然傳統(tǒng)數(shù)據(jù)采集系統(tǒng)不能完全滿足高速
          • 關(guān)鍵字: DSP  數(shù)據(jù)  采集  CPLD  USB  
          共9875條 403/659 |‹ « 401 402 403 404 405 406 407 408 409 410 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();