<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          基于FPGA芯片控制全彩LED大屏幕圖像顯示系統(tǒng)系統(tǒng)設(shè)計(jì)

          • 隨著數(shù)字技術(shù)的飛速發(fā)展,各種數(shù)字顯示屏也隨即涌現(xiàn)出來有l(wèi)ed、LCD、DLP等,各種數(shù)字大屏幕的控制系統(tǒng)多種多樣,有用ARM+FPGA脫機(jī)控制系統(tǒng),也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng),在這里我們講述一種不僅
          • 關(guān)鍵字: 圖像  顯示系統(tǒng)  系統(tǒng)  設(shè)計(jì)  大屏幕  LED  FPGA  芯片  控制  

          使用用CPLD和Flash實(shí)現(xiàn)FPGA的配置

          • 電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)是指以計(jì)算機(jī)為工作平臺(tái),以EDA軟件為開發(fā)環(huán)境,以硬件描...
          • 關(guān)鍵字: CPLD  FPGA  Flash  RAM  EDA  VHDL  

          基于PM3388和FPGA的網(wǎng)絡(luò)接口的研究設(shè)計(jì)

          • 本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計(jì)的功能需求和性能需求,按照數(shù)據(jù)處理流程劃分功能模塊,以PM3388作...
          • 關(guān)鍵字: FPGA  PM3388  網(wǎng)絡(luò)接口  IPv6  

          水下激光成像距離選通同步控制電路設(shè)計(jì)

          • 摘要:在水下激光成像系統(tǒng)中,由于復(fù)雜的水下環(huán)境對激光傳輸?shù)挠绊戄^大,為了更加有效地實(shí)現(xiàn)距離選通功能,該同步控制電路的設(shè)計(jì)選用高性能的Altera Stratix III系列的FPGA。電路分為距離延遲和門延遲2個(gè)模塊,創(chuàng)新地
          • 關(guān)鍵字: 控制  電路設(shè)計(jì)  同步  距離  激光  成像  FPGA  

          基于NiosⅡ的SD卡驅(qū)動(dòng)程序開發(fā)

          • 基于NiosⅡ的SD卡驅(qū)動(dòng)程序開發(fā),摘要:提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)的方法。采用Altera公司的FPGA可編程邏輯器件,構(gòu)建了NiosⅡ軟核處理器平臺(tái),并在此之上實(shí)現(xiàn)了SD卡的驅(qū)動(dòng)設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明:設(shè)計(jì)提高了FPGA系統(tǒng)的設(shè)計(jì)靈活度,
          • 關(guān)鍵字: 程序開發(fā)  驅(qū)動(dòng)  SD  Nios  基于  FPGA  ARM  

          DSP處理器電源設(shè)計(jì)

          •  為復(fù)雜的DSP處理器設(shè)計(jì)良好的電源是非常重要的。良好的電源應(yīng)有能力應(yīng)付動(dòng)態(tài)負(fù)載切換并可以控制在高速處理器設(shè)計(jì)中存在的噪聲和串?dāng)_。DSP處理器中的不斷變化的瞬態(tài)是由高開關(guān)頻率和轉(zhuǎn)進(jìn)/轉(zhuǎn)出低功耗模式造成的。依賴
          • 關(guān)鍵字: 設(shè)計(jì)  電源  處理器  DSP  

          軟件無線電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略

          賽靈思發(fā)布ISE12.2強(qiáng)化部分可重配置FPGA技術(shù)

          •   全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計(jì)流程,以及智能時(shí)鐘門控技術(shù)的多項(xiàng)全新強(qiáng)化方案,可針對Virtex™®-6 FPGA設(shè)計(jì)中BRAM(block-RAM)降低24%的動(dòng)態(tài)功耗。設(shè)計(jì)人員即日起即可下載ISE12.2設(shè)計(jì)套件,利用其簡便易用、直觀的部分可重配置設(shè)計(jì)流程,進(jìn)一步降低功耗和整體系統(tǒng)成本。同時(shí),最新推出的ISE版本還可提供一項(xiàng)低成本仿真方案, 支持嵌入式設(shè)計(jì)流程。   賽靈思 ISE
          • 關(guān)鍵字: Xilinx  FPGA  ISE12.2  

          基于DSP的室內(nèi)擴(kuò)聲系統(tǒng)設(shè)計(jì)

          • 對擴(kuò)聲系統(tǒng)來講,要求聲場穩(wěn)定,盡可能抑制各種干擾和噪聲,特別是嘯叫聲,同時(shí)要求聲場均勻,聲信號(hào)清晰。傳統(tǒng)的擴(kuò)聲系統(tǒng)很難做到聲場的穩(wěn)定。本文提出利用現(xiàn)代陣列信號(hào)處理技術(shù),結(jié)合 DSP和有效的算法,達(dá)到穩(wěn)定聲場的目的,通過仿真,驗(yàn)證了該方案的可行性。將該設(shè)計(jì)方案應(yīng)用于室內(nèi)擴(kuò)聲系統(tǒng)中,不會(huì)增加大的成本,卻可達(dá)到好的效果。
          • 關(guān)鍵字: DSP  擴(kuò)聲系統(tǒng)    

          并行NOR Flash在SOPC開發(fā)中的應(yīng)用設(shè)計(jì)

          • 引言隨著FPGA技術(shù)的發(fā)展,出現(xiàn)了一種新概念的嵌入式系統(tǒng),即SOPC(SystemOnProgrammableChip)。SOPC技...
          • 關(guān)鍵字: FPGA  SOPC  NOR  Flash  嵌入式  

          利用無傳感器矢量控制技術(shù)實(shí)現(xiàn)超高效率電機(jī)控制

          •   面向電機(jī)和功率級動(dòng)態(tài)特性的高級建模技術(shù)可以大幅提高電機(jī)控制效率,確保根據(jù)系統(tǒng)行為的實(shí)時(shí)變動(dòng)實(shí)行精密控制。通過無傳感器矢量控制,設(shè)計(jì)人員可以增強(qiáng)電機(jī)系統(tǒng)的性能,降低功耗,并且符合旨在提高能效的新法規(guī)要求?;谛乱淮鷶?shù)字信號(hào)處理技術(shù)的新型電機(jī)控制技術(shù)有望加速先進(jìn)控制方案的運(yùn)用。
          • 關(guān)鍵字: ADI  DSP  PMSM  

          基于DSP的焊接電流檢測系統(tǒng)設(shè)計(jì)

          • 介紹了一種利用DSP對電阻焊焊接電流進(jìn)行在線檢測的系統(tǒng),主要包括硬件設(shè)計(jì)、電流檢測軟件、LCD和按鍵軟件設(shè)計(jì)。本系統(tǒng)通過溫度和初值補(bǔ)償設(shè)計(jì),提高了檢測準(zhǔn)確度。試驗(yàn)結(jié)果表明,系統(tǒng)最大檢測誤差為0.67%。
          • 關(guān)鍵字: 檢測系統(tǒng)  設(shè)計(jì)  電流  焊接  DSP  基于  收發(fā)器  

          賽靈思發(fā)布提高了抗輻射性和性能的航天用FPGA

          •   美國賽靈思(Xilinx)發(fā)布了抗輻射性和性能均高于其原產(chǎn)品的航天領(lǐng)域用FPGA“Virtex-5QV FPGA”。將耐輻射總劑量(TID)提高到了該公司原產(chǎn)品的2倍以上之外,其規(guī)模也達(dá)到了13萬個(gè)邏輯單元,作為航天領(lǐng)域用FPGA中屬業(yè)界最高水準(zhǔn)。此外,還集成了最高速度為3.125Gbit/秒的高速收發(fā)器,并強(qiáng)化了DSP功能。主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導(dǎo)航儀等用途。目前正在樣品供貨,將從2011年1~3月開始65nm工藝的量產(chǎn)。賽靈思表示:&ldquo
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  

          針對GPON突發(fā)模式接收器的低功耗FPGA方案

          • 帶服務(wù)能夠支持三重應(yīng)用(即支持語音、視頻和數(shù)據(jù))至第一英里的客戶,例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的...
          • 關(guān)鍵字: FPGA  GPON  低功耗  

          用FPGA構(gòu)建PCI Express端點(diǎn)器件最佳平臺(tái)

          共9875條 441/659 |‹ « 439 440 441 442 443 444 445 446 447 448 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();