<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> dsp+fpga

          DDR3存儲(chǔ)器接口控制器IP加速數(shù)據(jù)處理應(yīng)用

          • DDR3存儲(chǔ)器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應(yīng)用的性能。然而,和過(guò)去幾代(DDR和DDR2)器件相比,DDR3存儲(chǔ)器器件...
          • 關(guān)鍵字: FPGA  IP核  DDR3  數(shù)據(jù)處理  

          燃料電池車離散MRAC電機(jī)控制系統(tǒng)的DSP軟件設(shè)計(jì)

          • 自適應(yīng)控制理論在燃料電池車電機(jī)控制系統(tǒng)中的應(yīng)用,對(duì)于提高電動(dòng)汽車的驅(qū)動(dòng)性能具有較好的效果。在此給出采用離散模型參考自適應(yīng)控制的燃料電池車電機(jī)控制系統(tǒng),控制系統(tǒng)設(shè)計(jì)以數(shù)字信號(hào)處理器為核心,簡(jiǎn)單介紹了系統(tǒng)的硬件設(shè)計(jì),并在此基礎(chǔ)上重點(diǎn)探討DSP控制系統(tǒng)的軟件設(shè)計(jì),分析了主程序、脈寬調(diào)制中斷處理程序、電流PI調(diào)節(jié)程序和速度自適應(yīng)調(diào)節(jié)程序的軟件實(shí)現(xiàn),給出了主要程序流程圖。探討在電機(jī)DSP控制系統(tǒng)中,離散模型參考自適應(yīng)算法的實(shí)現(xiàn)對(duì)于各種先進(jìn)的控制策略在電動(dòng)汽車中的應(yīng)用具有重要意義。
          • 關(guān)鍵字: DSP  軟件  設(shè)計(jì)  控制系統(tǒng)  電機(jī)  電池  離散  MRAC  燃料  

          增量型光電編碼器抗抖動(dòng)二倍頻電路的設(shè)計(jì)

          • 在某些工業(yè)自動(dòng)控制領(lǐng)域、某些裝備應(yīng)用上,經(jīng)常會(huì)遇到各種需要測(cè)量長(zhǎng)度的場(chǎng)合,目前通常采用的是光電編碼器...
          • 關(guān)鍵字: FPGA  光電編碼器  二倍頻電路  傳感器  

          基于DSP的風(fēng)電場(chǎng)電能質(zhì)量監(jiān)測(cè)裝置研究設(shè)計(jì)

          圖像自適應(yīng)分段線性拉伸算法的FPGA設(shè)計(jì)

          • 為改善紅外圖像的視覺(jué)效果和后續(xù)處理質(zhì)量,需要對(duì)圖像進(jìn)行增強(qiáng)處理。在此介紹并實(shí)現(xiàn)了一種空間域圖像增強(qiáng)算法,自適應(yīng)分段線性拉伸算法。首先簡(jiǎn)要分析算法原理,對(duì)該算法基于Xilinx公司XC4VLXl5系列FPGA的實(shí)現(xiàn)方法進(jìn)行了研究,以兼顧系統(tǒng)實(shí)時(shí)性和集成度為目的,提出灰度直方圖統(tǒng)計(jì)和拉伸運(yùn)算等關(guān)鍵模塊的解決方案。通過(guò)試驗(yàn)結(jié)果分析,對(duì)壓縮因子的選取提出建議。該設(shè)計(jì)的輸出延遲僅為62.-5ns,且具有實(shí)現(xiàn)簡(jiǎn)單、集成度高、功耗低等優(yōu)點(diǎn),適合在精確制導(dǎo)武器和導(dǎo)航系統(tǒng)中應(yīng)用。
          • 關(guān)鍵字: FPGA  圖像自適應(yīng)  分段線性  算法    

          TI推出最新開(kāi)發(fā)平臺(tái)與TMS320C6457 DSP的更高速度選項(xiàng)

          •   日前,德州儀器 (TI) 宣布推出最新開(kāi)發(fā)平臺(tái)與 TMS320C6457 數(shù)字信號(hào)處理器 (DSP) 的更高速度選項(xiàng),繼續(xù)為開(kāi)發(fā)人員提供可實(shí)現(xiàn)低成本應(yīng)用的各種高價(jià)值、高性能器件。TI 簡(jiǎn)化型開(kāi)發(fā)平臺(tái)與 TMS320C6457 - 850MHz 器件配合使用,不但可幫助網(wǎng)絡(luò)、測(cè)試、影像以及工業(yè)等市場(chǎng)領(lǐng)域的客戶快速推進(jìn)開(kāi)發(fā)工作,同時(shí)還可為現(xiàn)有 TMS320C6457 處理器提供高度的設(shè)計(jì)靈活性與升級(jí)功能,并確保極具競(jìng)爭(zhēng)力的低價(jià)位。此外,TI 還可為該器件的低價(jià)位 1GHz 與 1.2GHz 版本提供引腳兼
          • 關(guān)鍵字: TI  DSP  TMS320C6457   

          基于DSP和FPGA的實(shí)時(shí)圖像壓縮系統(tǒng)設(shè)計(jì)

          • 提出了一種基于高頻幀攝像頭的高頻幀實(shí)時(shí)圖像壓縮技術(shù),以此技術(shù)為基礎(chǔ),使用TMS320CDM642和EP2C35 FPGA相結(jié)合,設(shè)計(jì)了一種高頻幀實(shí)時(shí)圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu),以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法,實(shí)現(xiàn)了100幀/s的壓縮速度,系統(tǒng)同時(shí)解決了圖像壓縮中容量和速度的問(wèn)題,實(shí)驗(yàn)了采集和壓縮過(guò)程的同步進(jìn)行,大大提高了圖像壓縮速度。
          • 關(guān)鍵字: FPGA  DSP  實(shí)時(shí)圖像  壓縮系統(tǒng)    

          基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器

          • 0引言快速傅里葉變換(FFT)在雷達(dá)、通信和電子對(duì)抗等領(lǐng)域有廣泛應(yīng)用。近年來(lái)現(xiàn)場(chǎng)可編程門陣列(FPG...
          • 關(guān)鍵字: FPGA  FFT  移位寄存器  

          基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設(shè)計(jì)

          • 在數(shù)字電路設(shè)計(jì)中,當(dāng)需要將一輸入的窄脈沖信號(hào)展寬成具有一定寬度和精度的寬脈沖信號(hào)時(shí),往往很快就想到利...
          • 關(guān)鍵字: FPGA  CPLD  寬脈沖信號(hào)  ISP  

          利用Virtex-5LXT應(yīng)對(duì)串行背板接口設(shè)計(jì)挑戰(zhàn)

          • 采用串行技術(shù)進(jìn)行高端系統(tǒng)設(shè)計(jì)已占很大比例。在《EETimes》雜志最近開(kāi)展的一次問(wèn)卷調(diào)查中,有92%的受訪者...
          • 關(guān)鍵字: FPGA  Virtex-5LXT  嵌入式  串行背板接口  

          基于VHDL語(yǔ)言的99小時(shí)定時(shí)器設(shè)計(jì)及實(shí)現(xiàn)

          • 0引言傳統(tǒng)的定時(shí)器硬件連接比較復(fù)雜,可靠性差,而且計(jì)時(shí)時(shí)間短,難以滿足需要。本設(shè)計(jì)采用可編程芯片...
          • 關(guān)鍵字: FPGA  VHDL  定時(shí)器  EP1C6Q240C8  

          可編程ASIC器件主從式下載開(kāi)發(fā)系統(tǒng)的設(shè)計(jì)

          • 1引言當(dāng)前在EDA領(lǐng)域,只要具備臺(tái)式或筆記本電腦并裝有工具軟件,就可以方便地對(duì)可編程ASIC(CPLD/FPGA)...
          • 關(guān)鍵字: FPGA  ASIC  嵌入式  EDA  ISP  

          基于FPGA實(shí)現(xiàn)VLIW微處理器的設(shè)計(jì)與實(shí)現(xiàn)

          • 超長(zhǎng)指令字VLIW(VeryLongInstructionWord)微處理器架構(gòu)采用了先進(jìn)的清晰并行指令設(shè)計(jì)[1]。VLIW微處...
          • 關(guān)鍵字: FPGA  VLIW  微處理器  

          多功能數(shù)據(jù)采集處理系統(tǒng)實(shí)現(xiàn)

          • 介紹了一種基于FPGA和DSP的多功能高速數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì),該系統(tǒng)的數(shù)據(jù)采集速度最高可達(dá)到105 Msps ,運(yùn)算能力強(qiáng),通過(guò)更改軟件可適用于大部分的高速數(shù)據(jù)處理場(chǎng)合,具有較強(qiáng)的通用性。
          • 關(guān)鍵字: 數(shù)據(jù)采集  FPGA  DSP  201007  

          TI HawkBoard 開(kāi)發(fā)平臺(tái)完美整合ARM 與浮點(diǎn)DSP

          •   現(xiàn)在,具有創(chuàng)新思維的設(shè)計(jì)人員、工程師、開(kāi)發(fā)人員以及業(yè)余愛(ài)好者可通過(guò)高度靈活的用戶友好型開(kāi)源嵌入式處理器開(kāi)發(fā)板 HawkBoard 輕松創(chuàng)建業(yè)界最佳產(chǎn)品。該低成本開(kāi)發(fā)板通過(guò)高穩(wěn)健性 ARM® 與數(shù)字信號(hào)處理器 (DSP) 提供強(qiáng)大的處理功能,并具有多種擴(kuò)展與接口選項(xiàng),可幫助用戶創(chuàng)建各種終端應(yīng)用,如便攜式測(cè)量測(cè)試系統(tǒng)、便攜式醫(yī)療設(shè)備、公共安全與軍用無(wú)線電、電源保護(hù)系統(tǒng)、網(wǎng)絡(luò)音頻/視頻服務(wù)器與接收器、VoIP 解決方案以及 Qt 開(kāi)發(fā)應(yīng)用等。HawkBoard 現(xiàn)已開(kāi)始面向全球供貨,可通過(guò) Farn
          • 關(guān)鍵字: TI  開(kāi)發(fā)平臺(tái)  DSP  
          共9875條 442/659 |‹ « 440 441 442 443 444 445 446 447 448 449 » ›|

          dsp+fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();