<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> dsp+fpga

          Tensilica HiFi 2音頻DSP支持DRM解碼器

          • 2009年3月27日,Tensilica今日宣布,即將推出基于HiFi2音頻DSP的DRM解碼器,設(shè)計(jì)人員可以很方便地集成HiFi2引擎...
          • 關(guān)鍵字: Tensilica  HiFi  2  DSP  DRM解碼器  

          C5402 DSP自舉引導(dǎo)方法的分析與研究

          • 在DSP領(lǐng)域,TI公司(德州儀器公司)一直處于世界霸主地位,它生產(chǎn)的TMS320系列DSP芯片以其獨(dú)特的哈佛結(jié)構(gòu)、硬件密集型方案和靈活的指令系統(tǒng)成為數(shù)字信號(hào)處理器產(chǎn)業(yè)中的領(lǐng)先者[1]。其C5000系列DSP芯片具有功耗小、高度并
          • 關(guān)鍵字: 分析  研究  方法  引導(dǎo)  DSP  C5402  DSP  自舉引導(dǎo)  并行引導(dǎo)  

          基于DSP Builder的正弦信號(hào)源優(yōu)化設(shè)計(jì)及其FPGA實(shí)現(xiàn)

          • 實(shí)現(xiàn)信號(hào)源常用的方法是頻率合成法,其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后,隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù),它從相位概念出發(fā)直接合成所需頻率,它具有頻
          • 關(guān)鍵字: Builder  FPGA  DSP  正弦    

          具有自適應(yīng)通信能力的無線傳感網(wǎng)節(jié)點(diǎn)設(shè)計(jì)

          DSP與ISA總線PnP卡的接口技術(shù)研究

          • DSP與ISA總線PnP卡的接口技術(shù)研究,為解決多個(gè)總線設(shè)備共享系統(tǒng)總線時(shí)所帶來的系統(tǒng)底層資源的分配和再分配問題,Microsoft公司在1993年以后相繼公布了即插即用PnP(Plug-and-Play)規(guī)范,包括的總線類型有ISA、EISA、PCMCIA、PCI、VESA及SCSI等。PnP技術(shù)提
          • 關(guān)鍵字: 技術(shù)  研究  接口  PnP  ISA  總線  DSP  ISA總線  即插即用(PnP)  DSP芯片  識(shí)別  配置  

          基于DSP的DMA控制技術(shù)

          • 基于DSP的DMA控制技術(shù),TMS320C2XX是美國(guó)TI公司推出的一種低價(jià)格、高性能的16位定點(diǎn)運(yùn)算數(shù)字信號(hào)處理器(DSP),它的性價(jià)比極高,目前已成為高檔單片機(jī)的理想替代品,在通信、語(yǔ)音處理、軍事、儀器儀表、圖像處理等領(lǐng)域得到了廣泛的應(yīng)用。在以TM
          • 關(guān)鍵字: 技術(shù)  控制  DMA  DSP  基于  DMA DSP HOLD操作  

          飛機(jī)剎車模糊神經(jīng)網(wǎng)絡(luò)DSP嵌入式控制系統(tǒng)

          液晶顯示器邊框精密檢測(cè)系統(tǒng)的實(shí)現(xiàn)

          • 液晶顯示器邊框精密檢測(cè)系統(tǒng)的實(shí)現(xiàn),液晶顯示器現(xiàn)在已實(shí)現(xiàn)了大規(guī)模生產(chǎn),其外部框架要求和液晶面板達(dá)到無縫結(jié)合,為了達(dá)到工業(yè)標(biāo)準(zhǔn),需要對(duì)批量生產(chǎn)的顯示器邊框的制作精度進(jìn)行檢測(cè)。其檢測(cè)過程為用固定位置的12個(gè)傳感器對(duì)顯示器邊框上不同的12個(gè)點(diǎn)進(jìn)行
          • 關(guān)鍵字: 實(shí)現(xiàn)  檢測(cè)系統(tǒng)  精密  邊框  液晶顯示  顯示器邊框檢測(cè)系統(tǒng)  接觸式測(cè)距  DSP  CAN  

          基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

          • 基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè),1、引言  最佳聲納系統(tǒng)的設(shè)計(jì)需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道一定的假設(shè)下,需要設(shè)計(jì)最佳聲納波形和最佳接收機(jī),使聲納系統(tǒng)能在給定的聲納環(huán)境中對(duì)目標(biāo)有最佳的檢測(cè)效果。
          • 關(guān)鍵字: 產(chǎn)生  系統(tǒng)  波形  聲納  ARM  FPGA  基于  ARM  FPGA  聲納波形產(chǎn)生系統(tǒng)  DDS  軟件  

          USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

          • 為了實(shí)現(xiàn)USB設(shè)備之間的直接通信,介紹一款USB 0TG IP核的設(shè)計(jì)與FPGA驗(yàn)證。在分析OTG補(bǔ)充規(guī)范的基礎(chǔ)上,重點(diǎn)描述了USB OTG IP核的設(shè)計(jì)原理、模塊劃分以及每個(gè)模塊的功能,然后對(duì)USBOTG的部分特性進(jìn)行詳細(xì)的闡述,最后給出該IP核在ModelSim中的功能仿真及FPGA驗(yàn)證結(jié)果。結(jié)果表明,該IP核具備主機(jī)功能和設(shè)備功能,可作為一個(gè)獨(dú)立的IP模塊應(yīng)用到SoC系統(tǒng)中。
          • 關(guān)鍵字: FPGA  驗(yàn)證  設(shè)計(jì)  Core  OTG  IP  USB  

          CEVA-TeakLite-III擁有同類處理器中最高的面積及能源效率

          •   全球領(lǐng)先的知識(shí)產(chǎn)權(quán) (IP) 平臺(tái)解決方案和數(shù)字信號(hào)處理器 (DSP) 內(nèi)核的領(lǐng)先授權(quán)廠商CEVA公司宣布,Berkeley Design Technology, Inc. (BDTI) 已經(jīng)公布對(duì)32位 CEVA-TeakLite-III DSP進(jìn)行之BDTI DSP Kernel Benchmarks? 認(rèn)證測(cè)試所得的結(jié)果。BDTI 采用這個(gè)基準(zhǔn)工具套件進(jìn)行認(rèn)證,結(jié)果表明CEVA-TeakLite-II達(dá)到同類處理器中最高的DSP面積效率和能源效率。此外,CEVA-TeakLite-I
          • 關(guān)鍵字: CEVA  DSP  TeakLite  

          用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法

          • 0 引言 短波信道存在多徑時(shí)延、多普勒頻移和擴(kuò)散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測(cè)試短波通信設(shè)備的性能,通常需要進(jìn)行大量的外場(chǎng)實(shí)驗(yàn)。相比之下,信道模擬器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類似的性能測(cè)試,而且測(cè)試費(fèi)用
          • 關(guān)鍵字: FPGA  高斯白噪聲  方法  序列    

          無線基站中的FPGA和DSP組合

          • FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設(shè)計(jì)師獲得最佳性能組合和成本――效能。應(yīng)用DSP和FPGA組合可使成本降低。對(duì)于無線基站,組合有DSP可編程邏輯的系統(tǒng)配分,可促使更大的產(chǎn)品設(shè)計(jì)和市場(chǎng)成功率。更高數(shù)據(jù)率的需
          • 關(guān)鍵字: FPGA  DSP  無線基站  組合    

          用FPGA實(shí)現(xiàn)數(shù)字電視條件接收系統(tǒng)

          • 摘 要:根據(jù)數(shù)字電視條件接收系統(tǒng)的原理,提出一種ECM在 TS層加入、復(fù)接和條件接收相互獨(dú)立的CAS實(shí)現(xiàn)方法。ECM在TS層加入,對(duì)于TS層加擾來說,易于實(shí)現(xiàn)加擾和解擾同步;復(fù)接和條件接收相互分離使條件接收系統(tǒng)實(shí)現(xiàn)比
          • 關(guān)鍵字: FPGA  數(shù)字電視  條件接收系統(tǒng)    

          UWB模塊Wisair DV9110M 配置的FPGA實(shí)現(xiàn)

          • 本方法在實(shí)際應(yīng)用過程中得到了驗(yàn)證,能夠穩(wěn)定地代替軟件行使UWB模塊的配置管理功能,并顯著提高了系統(tǒng)性能,極大方便了Wisair DV9110M的研發(fā)應(yīng)用。
          • 關(guān)鍵字: Wisair  9110M  9110  FPGA    
          共9876條 519/659 |‹ « 517 518 519 520 521 522 523 524 525 526 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();