dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

利用FPGA實(shí)現(xiàn)UART的設(shè)計(jì)

引言　　隨著計(jì)算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計(jì)算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計(jì)數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串／并轉(zhuǎn)換可用軟件實(shí)現(xiàn)，也可用硬件實(shí)現(xiàn)。用軟件實(shí)現(xiàn)串行傳送大多采用循環(huán)移位指令將一個(gè)字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡單但速度慢，而且大量占用CPU的時(shí)間，影響系統(tǒng)的性能。更為方便的實(shí)現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA UART 嵌入式

降低FPGA功耗的設(shè)計(jì)

　　使用這些設(shè)計(jì)技巧和ISE功能分析工具來控制功耗　　新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細(xì)小的基于使用頻率的狀態(tài)機(jī)值的選擇等。　　為了更好地理解本文將要討論的設(shè)計(jì)技巧為什么能夠節(jié)省功耗，我們先對功耗做一個(gè)簡單介紹。　　功耗包含兩個(gè)因素：動(dòng)態(tài)功耗和靜態(tài)功耗。動(dòng)態(tài)功耗是指對器件內(nèi)的容性負(fù)載充放電所需的功耗。它很大程度上取決于頻率、電壓和負(fù)載
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 功耗嵌入式

利用Virtex-5 SXT的高性能DSP解決方案

Xilinx Virtex-5 SXT FPGA 平臺提供了獨(dú)特的單芯片解決方案，充分利用大規(guī)模并行計(jì)算達(dá)到超高性能，同時(shí)將功耗降到最低。
關(guān)鍵字： Virtex SXT DSP 性能

擴(kuò)頻通信系統(tǒng)的FPGA實(shí)現(xiàn)

　　擴(kuò)頻通信自上世紀(jì)50年代中期被美國軍方開始研究以來，一直為軍事通信所獨(dú)占，廣泛應(yīng)用于軍事通信、電子對抗以及導(dǎo)航、測量等各個(gè)領(lǐng)域。進(jìn)入上世紀(jì)90年代以后，擴(kuò)頻通信又開始向各種民用通信領(lǐng)域發(fā)展，典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴(kuò)頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機(jī)碼調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再傳輸，接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)原始信息數(shù)據(jù)。　　本文采用VHDL語言、Altera公司的集成開發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
關(guān)鍵字：通訊無線網(wǎng)絡(luò) FPGA 無線通信

利用 Virtex-5 SXT 的高性能 DSP 解決方案

　　二十多年來，F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強(qiáng)、快速的設(shè)計(jì)環(huán)境。早期的 DSP 設(shè)計(jì)人員發(fā)現(xiàn)，可將一種可再編程的門海用于數(shù)字信號處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來，就可以利用大規(guī)模并行計(jì)算實(shí)現(xiàn)有效的濾波器算法。　　在未加工頻率性能方面的損失，通過并行計(jì)算得到了彌補(bǔ)，而且得遠(yuǎn)大于失，可謂“失之東隅，收之桑榆”；由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著時(shí)間的推移，乘法器和加法器的實(shí)施越來越高效。1998 年，Xilinx 順理成章推出了第一個(gè)集成于
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Virtex-5 嵌入式

基于DSP的TETRA話音編碼設(shè)計(jì)與實(shí)現(xiàn)

本文主要介紹了該系統(tǒng)中話音編碼算法，并討論了其在DSP上實(shí)現(xiàn)的具體流程。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 編碼話音 DSP TETRA 基于

基于DSP的簡單、經(jīng)濟(jì)、實(shí)用的無功補(bǔ)償器設(shè)計(jì)

介紹了應(yīng)用在風(fēng)力發(fā)電機(jī)組電控系統(tǒng)中無功補(bǔ)償控制器的研制，此控制器實(shí)現(xiàn)基于DSP的對電網(wǎng)電壓和從發(fā)電機(jī)流出的電流快速、準(zhǔn)確的檢測
關(guān)鍵字：無功補(bǔ)償設(shè)計(jì) 實(shí)用經(jīng)濟(jì) DSP 簡單基于

快速實(shí)現(xiàn)基于FPGA的脈動(dòng)FIR濾波器

引言　　目前，用FPGA(現(xiàn)場可編程門陣列)實(shí)現(xiàn)FIR(有限沖擊響應(yīng))濾波器的方法大多利用FPGA中LUT(查找表)的特點(diǎn)采用DA(分布式算法)或CSD碼等方法，將乘加運(yùn)算操作轉(zhuǎn)化為位與、加減和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計(jì)周期長，工作頻率低，實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現(xiàn)方法。利用FGPA集成的DSP(數(shù)字信號處理器)乘加模塊定制卷積運(yùn)算單元，利用VHDL(甚高速集成電路硬件描述語言)元件例化語句快
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 脈動(dòng)FIR濾波器嵌入式

采用FPGA的圖像采集卡的設(shè)計(jì)

　　現(xiàn)代化生產(chǎn)和科學(xué)研究對視頻圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡單、采用分立元件、電路非常復(fù)雜；而且可靠性差、不易調(diào)試、不能很好地滿足特殊要求。FPGA(現(xiàn)場可編程門陣列)是專用集成電路中集成度最高的一種，用戶可對FPGA內(nèi)部的邏輯模塊和I／O模塊重新配置，以實(shí)現(xiàn)用戶所需邏輯功能。用戶對FPGA的編程數(shù)據(jù)放入芯片，通過上電加載到FPGA中，對其進(jìn)行初始化；也可在線對其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)?；贔PGA技術(shù)的圖像采集主要是通過集成的FPGA開發(fā)板，使用軟件編程把圖像的采集控制程
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 圖像采集卡嵌入式

利用Virtex-5 FPGA降低功耗

在本文中，我將分析功耗降低所帶來的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不會在性能上有任何折扣。
關(guān)鍵字： Virtex FPGA 低功耗

TI最高性能浮點(diǎn)DSP助寶利通最新SoundStructure語音會議解決方案

　　日前，德州儀器宣布供應(yīng)商寶利通將在其最新推出的 SoundStructure 系列產(chǎn)品中采用 TI 浮點(diǎn) DSP，實(shí)現(xiàn)語音會議技術(shù)更上層樓。SoundStructure 是一種安裝型音頻解決方案，實(shí)現(xiàn)了極高的語音清晰度與全面的立體聲回聲抵消功能，非常適合會議室、教室與遠(yuǎn)程再現(xiàn)會議環(huán)境。SoundStructure 充分發(fā)揮 TI 高性能浮點(diǎn) DSP TMS320C6727 提供的高精度、高速度與高性能優(yōu)勢，能夠執(zhí)行高強(qiáng)度的音頻處理與動(dòng)態(tài)處理任務(wù)，實(shí)現(xiàn)更自然、更逼真的會議體驗(yàn)。　　隨著越來越多的遠(yuǎn)
關(guān)鍵字： TI 模擬技術(shù) 電源技術(shù) DSP 模擬IC 電源

基于FPGA的OQPSK解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)軟件無線電的思想，以FPGA器件為核心實(shí)現(xiàn)了OQPSK的解調(diào)，大部分功能由FPGA內(nèi)部資源來實(shí)現(xiàn)。
關(guān)鍵字： OQPSK FPGA 解調(diào)器

基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)

引言　　分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對時(shí)鐘操作的目的。 1 整數(shù)分頻器的設(shè)計(jì) 1.1 偶數(shù)倍分頻　　偶數(shù)分頻器的實(shí)現(xiàn)非常簡單，通過計(jì)數(shù)器計(jì)數(shù)就完全可以實(shí)現(xiàn)。如進(jìn)行N倍偶數(shù)分頻，就可以通過由待
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 嵌入式