dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的RISC微處理器的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA和電子設(shè)計(jì)自動(dòng)化技術(shù)，采用模塊化設(shè)計(jì)的方法和VHDL語(yǔ)言，設(shè)計(jì)一個(gè)基于FPGA的RISC微處理器。
關(guān)鍵字： FPGA RISC 微處理器

基于FPGA的微處理器內(nèi)核設(shè)計(jì)與實(shí)現(xiàn)

與傳統(tǒng)投片實(shí)現(xiàn)ASIC相比，F(xiàn)PGA具有實(shí)現(xiàn)速度快、風(fēng)險(xiǎn)小、可編程、可隨時(shí)更改升級(jí)等一系列優(yōu)點(diǎn)，因而得到了越米越廣泛的應(yīng)用。MCS-51應(yīng)用時(shí)間長(zhǎng)、范圍廣，相關(guān)的軟硬件資源豐富，因而往往在FPGA應(yīng)用中嵌人MCS-51內(nèi)核作為微控制器。但是傳統(tǒng)MCS-51的指令效率太低，每個(gè)機(jī)器周期高達(dá)12時(shí)鐘周期，因此必須對(duì)內(nèi)核加以改進(jìn)，提高指令執(zhí)行速度和效率，才能更好地滿(mǎn)足FPGA的應(yīng)用。通過(guò)對(duì)傳統(tǒng)MCS-51單片機(jī)指令時(shí)序和體系結(jié)構(gòu)的分析，使用VHDL語(yǔ)言采用自頂向下的設(shè)計(jì)方法重新設(shè)計(jì)了一個(gè)高效的微控制器內(nèi)核
關(guān)鍵字： FPGA 單片機(jī) 內(nèi)核設(shè)計(jì) 嵌入式系統(tǒng) 微處理器

嵌入式DSP上的視頻編解碼

隨著數(shù)字多媒體的應(yīng)用日漸廣泛，視頻解碼在嵌入式系統(tǒng)設(shè)計(jì)中變成一個(gè)基本要素。視頻標(biāo)準(zhǔn)有多種，依賴(lài)于產(chǎn)品可實(shí)施其中的一個(gè)或者多個(gè)標(biāo)準(zhǔn)。當(dāng)然這不是全部，視頻僅僅是多媒體碼流的一部分，另外還有音頻或者語(yǔ)音需要并行處理。因此，一個(gè)精確的處理存儲(chǔ)或數(shù)據(jù)流的同步層是必需的。此外，視頻解碼本身對(duì)性能要求較高，需要不同于先前基于語(yǔ)音和信息應(yīng)用的系統(tǒng)架構(gòu)；這就對(duì)便攜系統(tǒng)提出了特殊挑戰(zhàn)，而桌面應(yīng)用同樣面臨這些問(wèn)題。通用視頻標(biāo)準(zhǔn)和編解碼器聯(lián)合視頻組(Joint Video Team, JVT)由 ITU的視頻編
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 視頻編解碼

采用軟處理器IP規(guī)避器件過(guò)時(shí)的挑戰(zhàn)

在向一個(gè)嵌入式產(chǎn)品設(shè)計(jì)做出幾年的財(cái)力和物力投資之后，你最不愿意聽(tīng)到的消息就是你所采用的器件已經(jīng)“生命終止”。在分立的嵌入式處理中，陳舊過(guò)時(shí)意味著你必須為你的下一個(gè)設(shè)計(jì)轉(zhuǎn)向采用另外一種處理器，并且完全可能要重新設(shè)計(jì)你想在市場(chǎng)中保持的現(xiàn)有產(chǎn)品。即使是半導(dǎo)體行業(yè)中的巨頭，也并不是總能夠?yàn)樗蓄?lèi)型的應(yīng)用找到利用個(gè)別分立解決方案的途徑。許多最終產(chǎn)品無(wú)法證明采用特定的分立器件是恰當(dāng)?shù)?，因此，隨著時(shí)間的推移，甚至長(zhǎng)期供應(yīng)商也會(huì)在不合適的時(shí)間停止為他們的客戶(hù)提供器件支持。英特爾公司最近宣布他們將退出嵌入式市場(chǎng)。在1
關(guān)鍵字： FPGA 單片機(jī) 嵌入式系統(tǒng) 軟處理器通訊網(wǎng)絡(luò) 無(wú)線

基于DSP的光纖數(shù)據(jù)采集網(wǎng)絡(luò)的研制

在高電壓、強(qiáng)電磁干擾的環(huán)境中，采用光纖網(wǎng)絡(luò)是最理想的通訊手段。超導(dǎo)托克馬克聚變實(shí)驗(yàn)裝置的加速極電源系統(tǒng)，工作在高電壓、強(qiáng)電磁干擾的環(huán)境中，為了保證電源系統(tǒng)的穩(wěn)定和安全，必須對(duì)電源模塊的狀態(tài)進(jìn)行實(shí)時(shí)監(jiān)控。
關(guān)鍵字：網(wǎng)絡(luò) 研制數(shù)據(jù)采集光纖 DSP 基于

基于DSP的車(chē)載GPS/DR組合導(dǎo)航系統(tǒng)硬件設(shè)計(jì)

針對(duì)低成本組合導(dǎo)航技術(shù)發(fā)展的需要，結(jié)合主要傳感器特點(diǎn)，本文介紹了以浮點(diǎn)DSP TMS320VC33為組合導(dǎo)航算法實(shí)現(xiàn)的核心處理器，利用TL16C554進(jìn)行通信口擴(kuò)展的GPS/DR組合導(dǎo)航系統(tǒng)的設(shè)計(jì)方案
關(guān)鍵字：系統(tǒng) 硬件設(shè)計(jì) 導(dǎo)航組合 DSP 車(chē)載 GPS/DR 基于

基于DSP和ADS8364的高速數(shù)據(jù)采集處理系統(tǒng)

本文介紹的數(shù)據(jù)采集處理系統(tǒng)采用CPLD控制ADS8364完成數(shù)據(jù)的A/D轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到FIFO中，再經(jīng)DSP進(jìn)行前端的數(shù)字信號(hào)處理后，通過(guò)USB總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析等。
關(guān)鍵字：處理理系數(shù)據(jù)采集高速 DSP ADS8364 基于

利用Virtex-5 FPGA實(shí)現(xiàn)更高的性能

在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric™技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例，我將探究ExpressFabric架構(gòu)的主要功能?；趯?shí)際客戶(hù)設(shè)計(jì)的基準(zhǔn)將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
關(guān)鍵字： FPGA Virtex-5 單片機(jī) 嵌入式系統(tǒng)

FPGA與DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越，故基于這類(lèi)。DSP的DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。同時(shí)在這類(lèi)實(shí)時(shí)處理系統(tǒng)中，F(xiàn)PGA與DSP芯片之間數(shù)據(jù)的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數(shù)據(jù)通信主要有兩種方式：總線方式和鏈路口方式。鏈路
關(guān)鍵字： DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 通信接口

基于DSP的USB口數(shù)據(jù)采集分析系統(tǒng)

隨著DSP芯片功能越來(lái)越強(qiáng),速度越來(lái)越快,性?xún)r(jià)比的不斷提高以及開(kāi)發(fā)工具的日趨完善,廣泛用于通信、雷達(dá)、聲納、遙感、生物醫(yī)學(xué)、機(jī)器人、控制、精密機(jī)械、語(yǔ)音和圖像處理等領(lǐng)域。作為計(jì)算機(jī)接口之一的USB（Universal Serial Bus）口具有勢(shì)插拔、速度快（包括低、中、高模式）和外設(shè)容量大（理論上可掛接127個(gè)設(shè)備）的特性,使其成為PC機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。本文設(shè)計(jì)并實(shí)現(xiàn)了基于DSP的USB口數(shù)據(jù)采集分析系統(tǒng),該系統(tǒng)的DSP負(fù)責(zé)數(shù)據(jù)的采集和運(yùn)算處理,處理結(jié)果通過(guò)USB口送計(jì)算機(jī)顯示
關(guān)鍵字： DSP USB 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)采集

面向FPGA的ESL工具

邏輯設(shè)計(jì)領(lǐng)域正在發(fā)生根本變化。新一代設(shè)計(jì)工具幫助軟件開(kāi)發(fā)者將其算法表達(dá)直接轉(zhuǎn)換成硬件，而無(wú)需學(xué)習(xí)傳統(tǒng)的硬件設(shè)計(jì)技術(shù)。這些工具及相關(guān)設(shè)計(jì)方法學(xué)一起被歸類(lèi)為電子系統(tǒng)級(jí) (ESL) 設(shè)計(jì)，廣泛地指從比目前主流的寄存器傳輸級(jí) (RTL) 更高的抽象級(jí)別上開(kāi)始的系統(tǒng)設(shè)計(jì)與驗(yàn)證方法學(xué)。與硬件語(yǔ)言如 Verilog 和 VHDL比起來(lái)，ESL 設(shè)計(jì)語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 有何關(guān)系？ ESL 工具已經(jīng)存在了一段時(shí)間，而許多人覺(jué)得這些工具主要專(zhuān)注于 ASIC 設(shè)計(jì)
關(guān)鍵字： ESL FPGA 單片機(jī) 嵌入式系統(tǒng)

賽靈思宣布SPARTAN-3A I/O優(yōu)化FPGA全線產(chǎn)品實(shí)現(xiàn)量產(chǎn)

　　賽靈思公司（Xilinx, Inc. ）今天宣布90nm I/O優(yōu)化的Spartan™-3A平臺(tái)全線產(chǎn)品實(shí)現(xiàn)量產(chǎn)。這些產(chǎn)品包括Spartan-3A平臺(tái)的全部五款器件：XC3S50A、XC3S200A、XC3S400A、XC3S700A和XC3S1400A。　　隨著產(chǎn)品架構(gòu)的不斷演進(jìn)和成本的迅速降低，賽靈思Spartan系列FPGA自從1998年推出以來(lái)，應(yīng)用范圍不斷擴(kuò)展，目前已經(jīng)成為全球消費(fèi)電子和汽車(chē)應(yīng)用設(shè)計(jì)人員的首選器件平臺(tái)。其主要應(yīng)用包括數(shù)字顯示、手機(jī)、PDA、汽車(chē)后座娛樂(lè)系統(tǒng)和
關(guān)鍵字： FPGA SPARTAN-3A 單片機(jī) 嵌入式系統(tǒng) 賽靈思

DSP/BIOS環(huán)境下的數(shù)據(jù)通信

引言對(duì)于數(shù)字信號(hào)處理應(yīng)用來(lái)說(shuō)，數(shù)據(jù)的通信很關(guān)鍵。在TI公司的DSP/BIOS環(huán)境下有3種通信方式，即基于管道（PIP，pipe）的通信、基于流（SIO，stream I/O）通道的通信以及基于主機(jī)（HST，host）通道的通信。每一種通信方式都是通過(guò)調(diào)度其相應(yīng)的內(nèi)核對(duì)象來(lái)完成的。DSP/BIOS提供了管理每一種通信方式的模塊及相應(yīng)地API調(diào)用，通過(guò)這些模塊及調(diào)用，可以完成DSP環(huán)境下的輸入/輸出（I/O）。本文在對(duì)各種通信方式進(jìn)行簡(jiǎn)要介紹的基礎(chǔ)上,對(duì)各種通信方式進(jìn)行比較，并給出利用PIP對(duì)象進(jìn)行數(shù)
關(guān)鍵字： DSP/BIOS 單片機(jī) 嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無(wú)線

采用靈活的汽車(chē)FPGA來(lái)提高片上系統(tǒng)級(jí)集成和降低物料成本

汽車(chē)制造商們堅(jiān)持不懈地改進(jìn)車(chē)內(nèi)舒適性、安全性、便利性、工作效能和娛樂(lè)性，反過(guò)來(lái)，這些努力又推動(dòng)了各種車(chē)內(nèi)數(shù)字技術(shù)的應(yīng)用。然而，汽車(chē)業(yè)較長(zhǎng)的開(kāi)發(fā)周期卻很難跟上最新技術(shù)的發(fā)展，尤其是一直處于不斷變化中的車(chē)內(nèi)聯(lián)網(wǎng)規(guī)范，以及那些來(lái)自消費(fèi)市場(chǎng)的快速興起和消失的技術(shù)，從而造成了較高的工程設(shè)計(jì)成本和大量過(guò)時(shí)。向這些組合因素中增加低成本目標(biāo)、擴(kuò)展溫度范圍、高可靠性與質(zhì)量目標(biāo)和有限的物理板空間，以及汽車(chē)設(shè)計(jì)中存在的挑戰(zhàn)，最多使人進(jìn)一步感到沮喪?？删幊踢壿嬈骷?nbsp;(PLD)，如現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)
關(guān)鍵字： CPLD FPGA 單片機(jī) 汽車(chē)電子嵌入式系統(tǒng) 汽車(chē)電子

Actel推出業(yè)界最低功耗的FPGA系列——IGLOO

　　Actel 公司宣布推出業(yè)界最低功耗的現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎(chǔ)的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競(jìng)爭(zhēng)產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長(zhǎng)便攜式應(yīng)用的電池壽命達(dá)5倍，因而奠定了低功耗的新標(biāo)準(zhǔn)。　　由于便攜式產(chǎn)品的生命周期短及市場(chǎng)競(jìng)爭(zhēng)激烈，設(shè)計(jì)人員必需不斷增加新的功能和復(fù)雜性，但卻不能耗用更多的電池能量。這個(gè)需求使到可重編程及全功能的Actel IGLOO 方案別具吸引力，足以取代ASIC和 C
關(guān)鍵字： Actel FPGA 單片機(jī) 嵌入式系統(tǒng)