fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

FPGA研發(fā)之道(16)-可測(cè)性設(shè)計(jì)—從大數(shù)據(jù)開始說(shuō)起

　　當(dāng)下，最火的學(xué)問(wèn)莫過(guò)于《大數(shù)據(jù)》，大數(shù)據(jù)的核心思想就是通過(guò)科學(xué)統(tǒng)計(jì)，實(shí)現(xiàn)對(duì)于社會(huì)、企業(yè)、個(gè)人的看似無(wú)規(guī)律可循的行為進(jìn)行更深入和直觀的了解。FPGA的可測(cè)性也可以對(duì)FPGA內(nèi)部“小數(shù)據(jù)”的統(tǒng)計(jì)查詢，來(lái)實(shí)現(xiàn)對(duì)FPGA內(nèi)部BUG的探查。　　可測(cè)性設(shè)計(jì)對(duì)于FPGA設(shè)計(jì)來(lái)說(shuō)，并不是什么高神莫測(cè)的學(xué)問(wèn)。FPGA的可測(cè)性設(shè)計(jì)的目的在設(shè)計(jì)一開始，就考慮后續(xù)問(wèn)題調(diào)試，問(wèn)題定位等問(wèn)題。要了解FPGA可測(cè)性設(shè)計(jì)，只不過(guò)要回答幾個(gè)問(wèn)題，那就是：　　(1) 設(shè)計(jì)完成如何進(jìn)行測(cè)試? 　　(2)
關(guān)鍵字： FPGA JTAG

ASIC和SoC設(shè)計(jì)中嵌入式存儲(chǔ)器的優(yōu)化

　　在傳統(tǒng)的大規(guī)模ASIC和SoC設(shè)計(jì)中，芯片的物理空間大致可分為用于新的定制邏輯、用于可復(fù)用邏輯(第三方IP或傳統(tǒng)的內(nèi)部IP)和用于嵌入式存儲(chǔ)三部分。　　當(dāng)各廠商為芯片產(chǎn)品的市場(chǎng)差異化(用于802.11n的無(wú)線DSP+RF、藍(lán)牙和其他新興無(wú)線標(biāo)準(zhǔn))而繼續(xù)開發(fā)各自獨(dú)有的自定義模塊，第三方IP(USB核、以太網(wǎng)核以及CPU/微控制器核)占用的芯片空間幾乎一成未變時(shí)，嵌入式存儲(chǔ)器所占比例卻顯著上升(參見(jiàn)圖1)。　　　　圖1：當(dāng)前的ASIC和SoC設(shè)計(jì)中，嵌入式存儲(chǔ)器在總可用芯片
關(guān)鍵字： ASIC SoC 存儲(chǔ)器

“更簡(jiǎn)于新更快于行”英特爾架構(gòu)的安卓創(chuàng)新

　　“更簡(jiǎn)于新更快于行”的英特爾架構(gòu)安卓創(chuàng)新策略媒體溝通會(huì)上，英特爾公司中國(guó)區(qū)中國(guó)技術(shù)創(chuàng)新生態(tài)圈銷售部及產(chǎn)品市場(chǎng)部總監(jiān)楊彬先生、英特爾軟件與服務(wù)事業(yè)部中國(guó)區(qū)總經(jīng)理何京翔先生，分享了英特爾在安卓生態(tài)系統(tǒng)中的創(chuàng)新策略，包括從系統(tǒng)平臺(tái)、開發(fā)工具、應(yīng)用程序再到用戶體驗(yàn)的全方位支持。同時(shí)，比亞迪、播思、樂(lè)蛙等合作伙伴還共同探討了基于英特爾架構(gòu)安卓平臺(tái)的差異化優(yōu)勢(shì)、未來(lái)發(fā)展格局，以及將會(huì)面臨的機(jī)遇與挑戰(zhàn)。　　英特爾架構(gòu)+安卓平臺(tái)：穩(wěn)步發(fā)展追求卓越　　近年來(lái)，基于安卓平臺(tái)的設(shè)備及其生
關(guān)鍵字：英特爾安卓 SOC

意法半導(dǎo)體(ST)的STCOMET 智能電表平臺(tái)通過(guò)重要標(biāo)準(zhǔn)認(rèn)證和互通性測(cè)試

　　橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體(STMicroelectronics，簡(jiǎn)稱ST)宣布STCOMET智能電表SoC平臺(tái)通過(guò)新的重要技術(shù)協(xié)議認(rèn)證[i](protocol certifications)，將進(jìn)一步強(qiáng)化開發(fā)生態(tài)系統(tǒng)，建立一個(gè)標(biāo)準(zhǔn)統(tǒng)一且具有前瞻性的產(chǎn)品平臺(tái)，符合全球主要供電企業(yè)所用的電力線通信(PLC, power-line communication)標(biāo)準(zhǔn)。　　通過(guò)G3-PLC Alliance[ii]組織在2014年9月公布的G3-PLCTM認(rèn)證測(cè)試項(xiàng)目需要的兩顆
關(guān)鍵字：意法半導(dǎo)體智能電表 SoC

Altera與MathWorks為Altera SoC提供基于模型設(shè)計(jì)的統(tǒng)一工作流程

　　Altera公司今天宣布，使用MathWorks的業(yè)界標(biāo)準(zhǔn)工作流程，為其基于ARM的SoC提供新支持。MathWorks 2014b版包括了適用于Altera SoC的自動(dòng)、高度集成、基于模型設(shè)計(jì)的設(shè)計(jì)工作流程。設(shè)計(jì)人員使用這一流程可以在高級(jí)編程環(huán)境中加速Altera SoC中的算法設(shè)計(jì)，節(jié)省了數(shù)星期的開發(fā)時(shí)間。　　MathWorks信號(hào)處理應(yīng)用資深策略師Ken Karnofsky說(shuō)：“今天的發(fā)布極大的拓展了我們與Altera的合作，使我們的客戶能夠迅速方便的采用Altera SoC帶
關(guān)鍵字： Altera MathWorks SoC

模擬元件整不整合得看終端應(yīng)用

　　對(duì)一些剛?cè)胄械墓こ處焷?lái)說(shuō)或是電子電機(jī)的學(xué)生們來(lái)說(shuō)，　　類比元件的獨(dú)立與整合，可能會(huì)讓人傻傻的分不清，　　究竟何種情況下要選擇獨(dú)立型元件或是高度整合的SoC? 　　用最安全的說(shuō)法，就是端看系統(tǒng)應(yīng)用為何。　　我們都知道，半導(dǎo)體制程的不斷演進(jìn)讓MCU(微控制器)或是MPU(微處理器)的性能表現(xiàn)不斷提升，與此同時(shí)也會(huì)整合更多類比或混合訊號(hào)，甚至是離散元件，但我們也知道，市場(chǎng)還是有許多獨(dú)立型的類比與混合訊號(hào)元件，像是ADC(類比數(shù)立訊號(hào)轉(zhuǎn)換器)、DAC(數(shù)位類比訊號(hào)轉(zhuǎn)換器)或是放大器元件等，都相當(dāng)
關(guān)鍵字： ADI 模擬元件 SoC

智慧生活新革命 ARM擘劃隱形智慧藍(lán)圖

　　下一階段的智慧生活，將會(huì)是什么樣貌?ARM正不斷引爆智慧生活的新革命，并擘劃“隱形的智慧”未來(lái)藍(lán)圖。除此之外，ARM也持續(xù)與合作夥伴在行動(dòng)裝置、物聯(lián)網(wǎng)(IoT)與伺服器等領(lǐng)域開花結(jié)果，顯示ARM高度整合、系統(tǒng)化并可擴(kuò)充的解決方案正一步步實(shí)現(xiàn)不易察覺(jué)、卻無(wú)所不在的智慧生活。　　 ? 　　Antonio說(shuō)，ARM正不斷引爆智慧生活的新革命，并擘劃“隱形的智慧”未來(lái)藍(lán)圖。　　ARM執(zhí)行副總裁兼全球業(yè)務(wù)開發(fā)總裁Antonio J. Vi
關(guān)鍵字： ARM 物聯(lián)網(wǎng) SoC

FPGA研發(fā)之道(15)-設(shè)計(jì)不是湊波形（五）接口設(shè)計(jì)

　　作為FPGA工程師來(lái)說(shuō)，碰到新的問(wèn)題是設(shè)計(jì)中最常見(jiàn)的事情了，技術(shù)發(fā)展趨勢(shì)日新月異，所以經(jīng)常會(huì)有新的概念，新的需求，新的設(shè)計(jì)等待去實(shí)現(xiàn)。不是每個(gè)通過(guò)BAIDU或者GOOGLE都有答案。　　因此，新的設(shè)計(jì)經(jīng)常會(huì)有，那如何實(shí)現(xiàn)? 　　假設(shè)，F(xiàn)PGA需要設(shè)計(jì)一個(gè)接口模塊，那我們就需要了解一下幾個(gè)問(wèn)題：　　(1) 同步接口還是異步接口模塊; 　　(2) 有哪些信號(hào)，功能是什么? 　　(3) 信號(hào)之間時(shí)序關(guān)系是什么? 　　(4) 傳遞的效率能夠達(dá)到多少; 　　(5) 等等! 　　誰(shuí)會(huì)給予這些答
關(guān)鍵字： FPGA 測(cè)試接口

FPGA研發(fā)之道(14)寫在coding之前的鐵律

　　寫在coding之前的那些鐵律　　(1)注釋：好的代碼首先必須要有注釋，注釋至少包括文件注釋，端口注釋，功能語(yǔ)句注釋。　　文件注釋：文件注釋就是一個(gè)說(shuō)明文：這通常在文件的頭部注釋，用于描述代碼為那個(gè)工程中，由誰(shuí)寫的，日期是多少，功能描述，有哪些子功能，及版本修改的標(biāo)示。這樣不論是誰(shuí)，一目了然。即使不寫文檔，也能知道大概。　　接口描述：module的接口信號(hào)中，接口注釋描述模塊外部接口，例如AHB接口，和SRAM接口等等。這樣讀代碼的人即可能夠判斷即模塊將AHB接口信號(hào)線轉(zhuǎn)換成SRAM接口
關(guān)鍵字： FPGA coding 時(shí)序

意法半導(dǎo)體(ST)推出全球首款支持Google Android TV 5.0 Lollipop的機(jī)頂盒平臺(tái)

　　橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商、市場(chǎng)領(lǐng)先的高清 (HD) 和超高清 (UHD) 機(jī)頂盒系統(tǒng)芯片 (SoC) 廠商意法半導(dǎo)體(STMicroelectronics，簡(jiǎn)稱ST)，推出全球首款內(nèi)置 Android 5.0 Lollipop 的 Google Android TV 機(jī)頂盒 (STB, Set-Top Box) 平臺(tái)。　　有了這個(gè)新平臺(tái)，用戶能夠使用 Android TV 以及 Android 操作系統(tǒng)的全部生態(tài)系統(tǒng)，包括當(dāng)前流行的 Android 游戲、應(yīng)用程序和支持服務(wù)，這
關(guān)鍵字：意法半導(dǎo)體 SoC Android TV

基于FPGA的LCD顯示遠(yuǎn)程更新

　　1 項(xiàng)目背景　　1.1 研究背景　　LCD顯示屏的應(yīng)用越來(lái)越廣，數(shù)量越來(lái)越多。LCD顯示屏應(yīng)用廣泛，無(wú)處不在。小到家庭各種電器設(shè)備，大到軍事設(shè)備。更常見(jiàn)是用于各種公共場(chǎng)合如體育館、廣場(chǎng)等商業(yè)用途。給我們傳遞一種更為直觀、生動(dòng)的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場(chǎng)帶來(lái)了巨大的商機(jī)。傳統(tǒng)的顯示器大多采用控制系統(tǒng)與顯示界面集成在一起的方案，不便于實(shí)時(shí)管理與有效維護(hù)，不便于及時(shí)更新;也不便于人親臨惡劣的工作環(huán)境下進(jìn)行人為操控。LED顯示屏用戶迫切需要實(shí)現(xiàn)對(duì)LED顯示屏的遠(yuǎn)程控制。
關(guān)鍵字： FPGA LCD Microblaze

基于FPGA的Viterbi譯碼器設(shè)計(jì)及實(shí)現(xiàn)

　　卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡(jiǎn)單。隨著可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計(jì)快速、成本低廉、現(xiàn)場(chǎng)可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計(jì)的最佳方法。項(xiàng)目目的是用FPGA實(shí)現(xiàn)一個(gè)Viterbi譯碼器。　　一、譯碼器功能分析　　譯碼器是一種具有“翻譯”功能的邏輯電路，這
關(guān)鍵字： FPGA Viterbi 譯碼器

基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

　　項(xiàng)目研究的目的和主要研究?jī)?nèi)容　　研究目的　　為了遠(yuǎn)程對(duì)現(xiàn)場(chǎng)進(jìn)行設(shè)備管理和環(huán)境監(jiān)控，并簡(jiǎn)化現(xiàn)場(chǎng)監(jiān)控設(shè)備，有效地提高整個(gè)系統(tǒng)的穩(wěn)定性和安全性。擬開發(fā)一款遠(yuǎn)程控制器，簡(jiǎn)稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場(chǎng)數(shù)據(jù)采集、多種通信協(xié)議轉(zhuǎn)換、故障告警、應(yīng)急控制、智能聯(lián)動(dòng)、內(nèi)嵌WEB配置頁(yè)等多項(xiàng)功能。　　主要研究?jī)?nèi)容　　1.遠(yuǎn)程監(jiān)控系統(tǒng) 　　遠(yuǎn)程監(jiān)控系統(tǒng)總體結(jié)構(gòu)(如圖1所示)，其中主要研究?jī)?nèi)容為RCM遠(yuǎn)控器。　　 ? 　　圖 1 　　遠(yuǎn)控器通過(guò)RJ45與TCP/IP網(wǎng)絡(luò)開放式網(wǎng)絡(luò)相
關(guān)鍵字： FPGA DSP RCM

基于FPGA的脫機(jī)手寫體漢字識(shí)別系統(tǒng)

　　1設(shè)計(jì)摘要　　1.1項(xiàng)目背景　　漢字作為非字母化、非拼音化的文字，在當(dāng)今高度信息化的社會(huì)里，如何快速高效地將漢字輸入計(jì)算機(jī)，已成為影響人機(jī)交流信息效率的一個(gè)重要瓶頸。目前，漢字輸入主要分為人工鍵盤輸入和機(jī)器自動(dòng)識(shí)別輸入兩種，其中人工鍵入速度慢且勞動(dòng)強(qiáng)度大。自動(dòng)識(shí)別輸入分為語(yǔ)音識(shí)別和漢字識(shí)別兩種，其中漢字識(shí)別是將漢字點(diǎn)陣圖形轉(zhuǎn)換成電信號(hào)，然后輸入給數(shù)字信號(hào)處理器或計(jì)算機(jī)進(jìn)行處理，依據(jù)一定的分類算法在漢字字符集合中識(shí)別出與之相匹配的漢字。因此，研究脫機(jī)手寫體漢字識(shí)別的目的就是解決漢字信息如何高速輸
關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò) 漢字識(shí)別

基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計(jì)

　　多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲(chǔ)和處理。由于串口通信技術(shù)的廣泛應(yīng)用，使得多串口采集卡一直是研究的熱點(diǎn)，從早期的基于PCI總線的多串口數(shù)據(jù)采集卡到后來(lái)的基于USB的多串口數(shù)據(jù)采集卡，以及現(xiàn)在的基于USB3.0的多串口數(shù)據(jù)采集卡。　　PCI采集卡由于使用不方便，逐漸被淘汰，目前USB傳輸系統(tǒng)被廣泛應(yīng)用。USB2.0理論傳輸速度為480Mb/s，而USB3.0的傳輸速率可高達(dá)5Gb/s，且在USB2.0的基礎(chǔ)上又增加了超高速傳輸模式。本文設(shè)計(jì)的系統(tǒng)中有80個(gè)485傳輸通道，每個(gè)通道的速率
關(guān)鍵字： USB3.0 FPGA PCI