<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          小米或研發(fā)手機芯片:斥資1億購買專利授權(quán)

          •   11月7日凌晨消息,創(chuàng)立剛剛四年的小米公司正在四處出擊,手機芯片可能是它瞄準的一個新領域。   小米旗下神秘公司曝光   大唐電信11月6日晚發(fā)布公告,公司全資子公司聯(lián)芯科技有限公司與北京松果電子有限公司簽署《SDR1860平臺技術(shù)轉(zhuǎn)讓合同》,將聯(lián)芯科技開發(fā)并擁有的SDR1860平臺技術(shù)以人民幣1.03億元的價格許可授權(quán)給北京松果電子有限公司。   雙方合作將致力于面向4G多模的SOC系列化芯片產(chǎn)品設計和開發(fā),并向全球終端客戶提供芯片產(chǎn)品和技術(shù)服務。   從公告全文的表面上看,這次合作跟小米公
          • 關(guān)鍵字: 小米  大唐  SOC  

          功耗降十倍 ULV制程催生下世代物聯(lián)網(wǎng)SoC

          •   超低電壓(ULV)制程將成物聯(lián)網(wǎng)發(fā)展的關(guān)鍵技術(shù)。半導體廠除加緊投入先進奈米制程外,亦已積極開發(fā)超低電壓制程;相較于現(xiàn)今電壓約1伏特(V)的標準制程,超低電壓制程可降至0.7或0.3~0.4伏特,讓系統(tǒng)單晶片(SoC)動態(tài)功耗縮減一半甚至十分之一,以滿足物聯(lián)網(wǎng)應用對更低耗電量的要求。   工研院資通所生醫(yī)與工業(yè)積體電路技術(shù)組低功耗混合訊號部組長朱元華表示,面對物聯(lián)網(wǎng)裝置設計挑戰(zhàn),半導體業(yè)者正積極開發(fā)新一代極低功耗的SoC,以發(fā)揮系統(tǒng)電源最大利用率。由于晶片動態(tài)功耗與其工作頻率、電壓平方值息息相關(guān),因此
          • 關(guān)鍵字: 超低電壓  物聯(lián)網(wǎng)  SoC  

          高云發(fā)布FPGA產(chǎn)品-朝云系列

          •   廣東高云半導體科技股份有限公司(以下簡稱“高云半導體”)今日宣布推出擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列??蓮V泛用于通信網(wǎng)絡、工業(yè)控制、工業(yè)視頻、服務器、消費電子等領域,幫助用戶降低開發(fā)風險,迅速克服產(chǎn)品上市時間帶來的挑戰(zhàn)。   朝云™產(chǎn)品系列在目前FPGA市場上處于中密度范圍,邏輯單元從18K LUT到100K LUT。其中有兩個家族產(chǎn)品,分別為GW2A和GW3S。前者采用臺積電(TSMC)的55nm工藝,后者采用臺積電的
          • 關(guān)鍵字: 高云  FPGA  GW2A  

          國產(chǎn)FPGA的“新聲”——高云半導體FPGA系列產(chǎn)品面世

          •   2014年10月29日 上海IC-China訊,廣東高云半導體科技股份有限公司(簡稱高云半導體)今日召開新產(chǎn)品發(fā)布會,宣布推出擁有我國完全自主知識產(chǎn)權(quán)的三大產(chǎn)品計劃:    現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列;    現(xiàn)場可編程門陣列(FPGA)云源™設計軟件;    基于現(xiàn)場可編程門陣列(FPGA)的IP軟核平臺—星核計劃。    擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列。   
          • 關(guān)鍵字: FPGA  高云  朝云  

          基于FPGA的機載顯示系統(tǒng)架構(gòu)設計與優(yōu)化

          •   隨著航空電子技術(shù)的不斷發(fā)展,現(xiàn)代機載視頻圖形顯示系統(tǒng)對于實時性等性能的要求日益提高。常見的系統(tǒng)架構(gòu)主要分為三種:   (1)基于GSP+VRAM+ASIC的架構(gòu),優(yōu)點是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度,缺點是國內(nèi)復雜ASIC設計成本極高以及工藝還不成熟。   (2)基于DSP+FPGA的架構(gòu),優(yōu)點是,充分發(fā)揮DSP對算法分析處理和FPGA對數(shù)據(jù)流并行執(zhí)行的獨特優(yōu)勢,提高圖形處理的性能;缺點是,上層CPU端將OpenGL繪圖函數(shù)封裝后發(fā)給DSP,DSP拆分后再調(diào)用FPGA,系統(tǒng)的集成度不高
          • 關(guān)鍵字: FPGA  DSP  ASIC  

          高云半導體FPGA系列面世 為國產(chǎn)FPGA注入活力

          •   廣東高云半導體科技股份有限公司(簡稱高云半導體)在IC-China上召開新產(chǎn)品發(fā)布會,宣布推出擁有我國完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云?產(chǎn)品系列、現(xiàn)場可編程門陣列(FPGA)云源?設計軟件、基于現(xiàn)場可編程門陣列(FPGA)的IP軟核平臺——“星核計劃”三大產(chǎn)品。   三大系列產(chǎn)品詳細情況如下:   1.擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云?產(chǎn)品系列   朝云?產(chǎn)品系
          • 關(guān)鍵字: 高云  FPGA  

          新思科技Synopsys與高云半導體就FPGA設計軟件簽署多年OEM協(xié)議

          •   為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務的全球性領先供應商新思科技公司日前宣布:已與廣東高云半導體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項多年OEM協(xié)議。該協(xié)議將使高云的客戶能夠改善邏輯綜合運行時間,并為GowinGW2A/3S FPGA系列實現(xiàn)更高質(zhì)量的時序、面積及功耗設計。高云半導體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設計套件
          • 關(guān)鍵字: Synopsys  FPGA  DSP  

          我國首款智能電視SoC芯片實現(xiàn)量產(chǎn)

          •   近日,創(chuàng)維集團聯(lián)合華為海思發(fā)布了采用海思Hi3751智能電視SOC芯片的GLED 8200系列超高清智能電視,標志著國內(nèi)首款智能電視芯片研發(fā)成功并實現(xiàn)量產(chǎn)。   智能電視SoC芯片是智能電視的核心關(guān)鍵部件,一直以來,我國智能電視芯片幾乎全部依賴進口,嚴重制約了彩電產(chǎn)業(yè)的發(fā)展。近年來,通過實施“核高基”國家科技重大專項,引導和支持國內(nèi)芯片企業(yè)與骨干彩電企業(yè)聯(lián)合合作,堅持整機需求牽引,共同開展智能電視芯片的研發(fā)。   華為海思與國內(nèi)彩電企業(yè)在“核高基”國
          • 關(guān)鍵字: 華為海思  智能電視  SoC  

          FPGA研發(fā)之道(13)-設計不是湊波形(三)RAM

          •   在FPGA內(nèi)部資源中,RAM是較為常用的一種資源。   通常實例化RAM中,一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過寄存器搭,也就是分布式RAM。前者一般用于提供較大的存儲空間,后者則提供小的存儲空間。   在實際應用過程中,一般使用的包括,單端口、雙端口RAM,ROM等形式等不同的形式。 實際應用中FIFO也是利用RAM和邏輯一起實現(xiàn)的。   對于一塊RAM中,其能夠例化的深度是有限的。例如cyclone4的RAM9k中可以例化的資源如下所示:    ?
          • 關(guān)鍵字: FPGA  RAM  ROM  

          FPGA研發(fā)之道(12)-設計不是湊波形(二)FIFO(下)

          •   FIFO在FPGA設計中除了上篇所介紹的功能之外, 還有以下作為以下功能使用:   (1) 內(nèi)存申請   在軟件設計中,使用malloc()和free()等函數(shù)可以用于內(nèi)存的申請和釋放。特別是在有操作系統(tǒng)的環(huán)境下,可以保證系統(tǒng)的內(nèi)存空間被動態(tài)的分配和使用,非常的方便。如果在FPGA內(nèi)部實現(xiàn)此動態(tài)的內(nèi)存分配和申請,相對來說較為復雜,例如某些需要外部數(shù)據(jù)存儲且需動態(tài)改變的應用需求下,需要對FPGA外部DDR(或SRAM等)的存儲空間,進行動態(tài)的分配和釋放。通過使用FIFO作為內(nèi)存分配器,雖然比不上軟件
          • 關(guān)鍵字: FPGA  FIFO  SRAM  

          FPGA研發(fā)之道(11)-設計不是湊波形(一)FIFO(上)

          •   FIFO是FPGA內(nèi)部一種常用的資源,可以通過FPGA廠家的的IP生成工具生成相應的FIFO。FIFO可分為同步FIFO和異步FIFO,其區(qū)別主要是,讀寫的時鐘是否為同一時鐘,如使用一個時鐘則為同步FIFO,讀寫時鐘分開則為異步FIFO。一般來說,較大的FIFO可以選擇使用內(nèi)部BLOCK RAM資源,而小的FIFO可以使用寄存器資源例化使用。   一般來說,F(xiàn)IFO的主要信號包括:   實際使用中,可編程滿的信號(XILINX 的FIFO)較為常用,ALTERA的FIFO中,可以通過寫深度(即寫入
          • 關(guān)鍵字: FPGA  FIFO  RAM  

          中芯國際通過對Synopsys IC Validator 用于核簽物理驗證的認證

          •   為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務的全球性領先供應商新思科技公司(Synopsys, Inc.)日前宣布:其IC Validator產(chǎn)品已經(jīng)獲得了中芯國際集成電路制造有限公司(SMIC)的認證,用于他們28納米PolySiON(PS)制造工藝核簽物理驗證。這項可用性給雙方共同的客戶提供了更廣泛的物理驗證領先核簽工具選擇。經(jīng)過完全認證合格的設計規(guī)則檢查(DRC)和電路布局驗證(LVS)runset可以從SMIC網(wǎng)站www.smics.com上下載獲得。   “正式發(fā)
          • 關(guān)鍵字: Synopsys  ERC  SoC  

          聯(lián)發(fā)科技創(chuàng)意實驗室落地中國,加速本地創(chuàng)新與世界連接

          •   10月31日,聯(lián)發(fā)科技股份有限公司 (MediaTek, Inc.)宣布聯(lián)發(fā)科技創(chuàng)意實驗室(MediaTek Labs)計劃在中國正式啟動。在中國這一全球最為活躍且擁有大量優(yōu)秀開發(fā)者和工程師的市場中,該計劃的落地具有更加重要的戰(zhàn)略意義。聯(lián)發(fā)科技創(chuàng)意實驗室中文網(wǎng)站的同期開通,讓廣大本地開發(fā)者可以更容易地借助這一世界級的開發(fā)平臺和豐厚的資源支持,實現(xiàn)自身的開發(fā)目標。   作為一項全球性的開發(fā)者支持計劃,以及構(gòu)建全球產(chǎn)業(yè)生態(tài)系統(tǒng)的重要舉措,聯(lián)發(fā)科技全球創(chuàng)意實驗室將支持不同背景和技術(shù)水平的開發(fā)者進行設備原型
          • 關(guān)鍵字: 聯(lián)發(fā)科  SDK  SoC  

          Imagination將發(fā)布全新MIPS Warrior核心處理器

          •   智能型手機與平板市場將漸趨成熟,使行動上網(wǎng)的概念擴散到更多元化的市場,特別是連網(wǎng)汽車應用、穿戴式裝置將成為另一個新興的產(chǎn)業(yè)亮點。   而物聯(lián)網(wǎng)(IoT)與云端資料也將扮演重要角色,如何將產(chǎn)品藉由低功耗與精巧的解決方案達到品質(zhì)提升的技術(shù)將成為產(chǎn)品獨霸一方的解藥;以及技術(shù)的成熟,消費者終將更趨向于擁有安全性技術(shù)的產(chǎn)品,如何將產(chǎn)品達到低功號,高效能,巨安全性同時擁有創(chuàng)新設計將成為關(guān)鍵。   全球領先的IP業(yè)者的Imagination Technologies將于11/12深圳、11/14上海舉辦高峰論壇
          • 關(guān)鍵字: Imagination  MIPS  SoC  

          解析FPGA低功耗設計

          •   在項目設計初期,基于硬件電源模塊的設計考慮,對FPGA設計中的功耗估計是必不可少的。筆者經(jīng)歷過一個項目,整個系統(tǒng)的功耗達到了100w,而單片F(xiàn)PGA的功耗估計得到為20w左右,有點過高了,功耗過高則會造成發(fā)熱量增大,溫度高最常見的問題就是系統(tǒng)重啟,另外對FPGA內(nèi)部的時序也不利,導致可靠性下降。其它硬件電路的功耗是固定的,只有FPGA的功耗有優(yōu)化的余地,因此硬件團隊則極力要求筆者所在的FPGA團隊盡量多做些低功耗設計。筆者項目經(jīng)歷尚淺,還是第一次正視功耗這碼事兒,由于項目時間比較緊,而且xilinx方
          • 關(guān)鍵字: FPGA  低功耗  RTL  
          共7928條 172/529 |‹ « 170 171 172 173 174 175 176 177 178 179 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();