fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

SoC芯片級(jí)功耗管理技術(shù)

當(dāng)今的系統(tǒng)設(shè)計(jì)人員受益于芯片系統(tǒng)(SoC)設(shè)計(jì)人員在芯片級(jí)功耗管理上的巨大投入。但是對(duì)于實(shí)際能耗非常小的系統(tǒng)，系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)必須要知道，實(shí)際是怎樣進(jìn)行SoC功耗管理的。他們必須對(duì)整個(gè)系統(tǒng)進(jìn)行功耗規(guī)劃。他們必須針
關(guān)鍵字： SoC 芯片級(jí) 功耗管理技術(shù)

基于FPGA的通信系統(tǒng)同步提取的實(shí)現(xiàn)

在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個(gè)同步系統(tǒng)，以實(shí)現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個(gè)簡(jiǎn)單的接收系統(tǒng)框圖如圖1所示。本文介紹一種基于現(xiàn)場(chǎng)可編程
關(guān)鍵字： FPGA 通信系統(tǒng)

基于FPGA的應(yīng)力應(yīng)變信號(hào)監(jiān)測(cè)系統(tǒng)的研究設(shè)計(jì)

文中介紹了一種基于FPGA的多通道應(yīng)力應(yīng)變信號(hào)監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)方案，該系統(tǒng)的研究為一些大型建筑結(jié)構(gòu)由于年代久遠(yuǎn)而需要維護(hù)、維修提供客觀(guān)依據(jù)，主要闡述了前端信號(hào)采集電路硬件以及FPGA上各個(gè)控制模塊的設(shè)計(jì)，系統(tǒng)可以通過(guò)NiosⅡ軟核修改FPGA中的各項(xiàng)采樣參數(shù)，如采樣率、采樣通道數(shù)、起始通道等，來(lái)實(shí)現(xiàn)對(duì)不同對(duì)象的應(yīng)變情況進(jìn)行實(shí)時(shí)監(jiān)測(cè)，模擬實(shí)驗(yàn)表明系統(tǒng)運(yùn)行穩(wěn)定可靠，采集精度高，具有很高的實(shí)用價(jià)值。
關(guān)鍵字： FPGA 應(yīng)力信號(hào)監(jiān)測(cè)系統(tǒng)

安可科技副總將在IPC ESTC上探討最佳封裝設(shè)計(jì)實(shí)現(xiàn)

近幾年來(lái)，隨著系統(tǒng)芯片(SoC)和系統(tǒng)級(jí)封裝(SiP)兩種封裝技術(shù)的融合，引發(fā)了集SiP和SoC功能于一體的模塊級(jí)封裝技術(shù)——微型EMS新型技術(shù)的誕生。
關(guān)鍵字：安可 SiP SoC

基于時(shí)鐘頻率調(diào)整的時(shí)間同步的FPGA實(shí)現(xiàn)及應(yīng)用

網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m/min，同步運(yùn)行的電機(jī)之間1mu;s的時(shí)間同步誤差將造成30 mu;
關(guān)鍵字： FPGA 時(shí)鐘頻率時(shí)間同步

基于FPGA的模擬視頻轉(zhuǎn)SDI的轉(zhuǎn)換器設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了將現(xiàn)有模擬視頻系統(tǒng)接入到數(shù)字串行視頻系統(tǒng)，需要將模擬視頻轉(zhuǎn)換成SDI信號(hào)。采用SAA7113先將模擬視頻數(shù)字化，用Altera公司的CYCLONE III系列FPGA完成SDI信號(hào)的擾碼、編碼等功能，接口芯片采用國(guó)家半導(dǎo)體公司的LMH0001，使用Tektronix VFM 7120進(jìn)行測(cè)試，信號(hào)指標(biāo)符合SMPTE259M標(biāo)準(zhǔn)。
關(guān)鍵字： FPGA SDI LMH0001 201303

時(shí)分復(fù)分技術(shù)的FPGA實(shí)現(xiàn)

摘要：用FPGA芯片來(lái)實(shí)現(xiàn)時(shí)分復(fù)分接技術(shù)，設(shè)計(jì)復(fù)用電路和分接電路。發(fā)送端完成復(fù)用電路。在發(fā)送端將一路1024K數(shù)據(jù)、一路512K數(shù)據(jù)、7路64K數(shù)據(jù)通過(guò)時(shí)分復(fù)用，合成一路2048K數(shù)據(jù)，傳輸出去。接收端完成分接電路。
關(guān)鍵字： PCM FPGA 201303

大聯(lián)大旗下友尚集團(tuán)力推Samsung第四代通訊手機(jī)方案

自 2007 年 iPhone 問(wèn)世，快速擴(kuò)大智能型手機(jī)的使用族群與年齡層，使得其市場(chǎng)立即呈爆發(fā)性成長(zhǎng)。而Google Android在2008年加入后，更成為品牌手機(jī)廠(chǎng)商大洗牌的強(qiáng)力推手，短短兩年時(shí)間勝出成為市占第一的手機(jī)操作系統(tǒng)，更因此在三年的時(shí)間，Google也讓其合作伙伴擠下NOKIA，取得市占率冠軍的寶座。
關(guān)鍵字：三星智能型手機(jī) SoC

使用Zynq-7000 All Programmable SoC實(shí)現(xiàn)圖像傳感器色彩校正

摘要：我們?cè)诒疚慕榻B的算法闡述了如何使用運(yùn)行在嵌入式處理器(諸如Zynq處理平臺(tái)采用的ARM9核)上的軟件，控制執(zhí)行像素級(jí)色彩校正的定制圖像和視頻處理算法。
關(guān)鍵字：賽靈思嵌入式 Zynq FPGA 201303

德州儀器推出實(shí)現(xiàn)無(wú)縫軟件升級(jí)的無(wú)線(xiàn)下載功能

日前，德州儀器 (TI) 宣布推出可在其 BLE-Stack? 1.3 軟件中提供獨(dú)特?zé)o線(xiàn)下載(OTA 或 OAD)特性的真正無(wú)線(xiàn)解決方案，該方案可實(shí)現(xiàn)與 CC2540 和 CC2541 藍(lán)牙低功耗 (Bluetooth low energy) 片上系統(tǒng) (SOC) 的聯(lián)用，充分滿(mǎn)足可無(wú)縫升級(jí)的智能手機(jī)及平板電腦應(yīng)用不斷增長(zhǎng)的需求。
關(guān)鍵字： TI 無(wú)線(xiàn) OAD SoC

一種基于FPGA的三電平原理及實(shí)現(xiàn)方式

針對(duì)兩電平DSP2407控制板在三電平逆變器控制中資源不足的問(wèn)題，在不改變?cè)谐墒焖惴ê陀布幕A(chǔ)上，提出一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的三電平實(shí)現(xiàn)方法。采用FPGA構(gòu)造了三電平脈寬調(diào)制(PWM)IP核，包含三電平調(diào)制策略、驅(qū)動(dòng)脈沖分配和保護(hù)、死區(qū)補(bǔ)償、零序電壓注入、中點(diǎn)電壓平衡控制及阻尼振蕩抑制算法等功能，并解決了DSP與FPGA的同步問(wèn)題?；贔PGA和DSP構(gòu)建一個(gè)三電平逆變器硬件平臺(tái)，在一臺(tái)30 kW三相異步電機(jī)上完成了相關(guān)實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果驗(yàn)證了該方法的可行性和正確性，為兩電平調(diào)速算法拓展到三
關(guān)鍵字： FPGA 三電平方式原理

富士通推出CMOS 轉(zhuǎn)換器解決方案系列之首款28nm ADC

富士通半導(dǎo)體(上海)有限公司日前宣布，高速數(shù)據(jù)轉(zhuǎn)換器的市場(chǎng)領(lǐng)軍供應(yīng)商富士通半導(dǎo)體歐洲(FSEU)在高速ADC上取得最新突破，這將使得在世界范圍內(nèi)大規(guī)模部署單波長(zhǎng)100Gbps的光傳輸系統(tǒng)成為可能。
關(guān)鍵字：富士通 ADC SoC

高速SoC單片機(jī)C8051F040在雙基色LED屏中的應(yīng)用

1 高速SoC單片機(jī)C8051F040特征C8051F040系列器件是完全集成的混合信號(hào)片上系統(tǒng)型MCU，具有64個(gè)數(shù)字I/O 引腳,片內(nèi)集成了1個(gè)CAN2.0B控制器。其主要特性有： (1)高速流水線(xiàn)結(jié)構(gòu)的8051兼容的CIP-51內(nèi)核(可達(dá)25 MIPS);(2)
關(guān)鍵字： LED 應(yīng)用雙基 C8051F040 SoC 單片機(jī) 高速

基于FPGA的電力諧波檢測(cè)設(shè)計(jì)

基于FFT算法的電力系統(tǒng)諧波檢測(cè)裝置，大多采用DSP芯片設(shè)計(jì)。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計(jì)的一種CPU，運(yùn)算能力很強(qiáng)，速度很快;但是其順序執(zhí)行的模式限制了其進(jìn)行FFT運(yùn)算的速度。而現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(Field Programm
關(guān)鍵字： FPGA 電力諧波檢測(cè)

CEVA和Mindspeed合作關(guān)系滿(mǎn)足LTE-Advanced小型基站

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠(chǎng)商CEVA公司和小型基站(small cell)系統(tǒng)級(jí)芯片(SoC)解決方案領(lǐng)導(dǎo)廠(chǎng)商Mindspeed, (NASDAQ:MSPD)宣布擴(kuò)大戰(zhàn)略合作關(guān)系，CEVA公司為Mindspeed公司提供用于下一代LTE-Advanced多模小型基站Transcede? SoC的CEVA-XC4000 DSP授權(quán)許可。
關(guān)鍵字： CEVA DSP SoC