<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+arm

          利用FPGA實現(xiàn)外設(shè)通信接口之: 典型實例-USB 2.0接口的設(shè)計與實現(xiàn)

          • 本節(jié)旨在設(shè)計實現(xiàn)了FPGA通過FX2 USB 2.0接口芯片與PC機進行高速數(shù)據(jù)通信,分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內(nèi)容。幫助讀者進一步了解USB接口芯片的工作原理和設(shè)計方法。
          • 關(guān)鍵字: USB2.0  FX2  FPGA  高速數(shù)據(jù)傳輸  

          利用FPGA實現(xiàn)外設(shè)通信接口之: 典型實例-RS-232C(UART)接口的設(shè)計與實現(xiàn)

          • 本節(jié)旨在通過分析UART控制器,設(shè)計實現(xiàn)了FPGA通過RS-232C接口與PC機的通信。設(shè)計過程中用Modelsim對UART控制器進行仿真,幫助讀者進一步了解UART協(xié)議的具體時序。
          • 關(guān)鍵字: RS-232C接口  UART  FPGA  BlockRAM  

          利用FPGA實現(xiàn)外設(shè)通信接口之: 利用FPGA實現(xiàn)A/D、D/A轉(zhuǎn)換器接口

          • A/D、D/A轉(zhuǎn)換器是FPGA系統(tǒng)設(shè)計中的常用器件,經(jīng)常用來實現(xiàn)模擬信號和數(shù)字信號的相互轉(zhuǎn)換。根據(jù)應用場合的不同,A/D、D/A轉(zhuǎn)換芯片的性能指標參數(shù)差別比較大,因此接口格式也無法統(tǒng)一。
          • 關(guān)鍵字: 轉(zhuǎn)換器接口  外同步模式  FPGA  內(nèi)同步模式  環(huán)形緩存區(qū)  

          利用FPGA實現(xiàn)外設(shè)通信接口之: 利用FPGA實現(xiàn)常用顯示接口(Display Interface)

          • 七段數(shù)碼管因為價格低廉,使用簡單,經(jīng)常被用來實現(xiàn)一些簡單的狀態(tài)顯示功能。七段數(shù)碼管的標準外觀圖如圖10.16所示。右下角的圓點用Dp來表示,用來實現(xiàn)小數(shù)點的顯示。
          • 關(guān)鍵字: 顯示接口  七段數(shù)碼管  FPGA  字符型LCD顯示接口  VGA  

          利用FPGA實現(xiàn)外設(shè)通信接口之:利用FPGA實現(xiàn)USB 2.0通信接口

          • 利用FPGA來實現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部實現(xiàn)USB協(xié)議控制器,外部通過USB的PHY芯片來實現(xiàn)接口。
          • 關(guān)鍵字: 外設(shè)通信接口  USB2.0  FPGA  CY7C68013  

          利用FPGA實現(xiàn)外設(shè)通信接口之:FPGA在外設(shè)接口實現(xiàn)方面的優(yōu)勢

          • FPGA的一個重要的應用領(lǐng)域就是數(shù)據(jù)采集和接口邏輯設(shè)計。隨著芯片封裝技術(shù)的提高,現(xiàn)在的FPGA已經(jīng)可以在單位面積上提供更多的I/O管腳資源。
          • 關(guān)鍵字: 外設(shè)接口  I/O資源  FPGA  

          基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:典型實例-基于NIOS II處理器的數(shù)字鐘設(shè)計

          • 本節(jié)旨在通過給定的工程實例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證,完成工程設(shè)計的硬件實現(xiàn)。在本節(jié)中,將主要講解以下知識點。
          • 關(guān)鍵字: SOPC  NiosII  FPGA  數(shù)字鐘  

          基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:典型實例-基于NIOS II處理器的“Hello LED”程序設(shè)計

          • 本節(jié)旨在通過給定的工程實例——“Hello LED”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證,完成工程設(shè)計的硬件實現(xiàn)。本節(jié)主要講解下面一些
          • 關(guān)鍵字: SOPC  NiosII  FPGA  

          基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:基于NIOS II的開發(fā)設(shè)計流程

          • NIOS II使用NIOS II IDE集成開發(fā)環(huán)境來完成整個軟件工程的編輯、編譯、調(diào)試和下載。在采用NIOS處理器設(shè)計嵌入式系統(tǒng)時,通常會按照以下步驟。
          • 關(guān)鍵字: 片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

          基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:Altera公司的NIOS II解決方案

          • NIOS II是一個用戶可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴展了目前世界上最流行的軟核嵌入式處理器的性能。
          • 關(guān)鍵字: Altera  片上可編程系統(tǒng)  SOPC  FPGA  NiosII  

          基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之:基于FPGA的SOPC系統(tǒng)組成原理和典型方案

          • SoC即System On Chip,是片上系統(tǒng)簡稱。它是IC設(shè)計與工藝技術(shù)水平不斷提高的結(jié)果。SoC從整個系統(tǒng)的角度出發(fā),把處理機制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計緊密結(jié)合起來,在單個(或少數(shù)幾個)芯片上完成整個系統(tǒng)的功能。所謂完整的系統(tǒng)一般包括中央處理器、存儲器以及外圍電路等。
          • 關(guān)鍵字: 片上可編程系統(tǒng)  SOPC  FPGA  

          FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之: 編譯及仿真工程

          • 可以使用Quartus II Simulator在工程中仿真任何設(shè)計。根據(jù)所需的信息類型,可以進行功能仿真以測試設(shè)計的邏輯功能,也可以進行時序仿真。在目標器件中測試設(shè)計的邏輯功能和最壞情況下的時序,或者采用Fast Timing模型進行時序仿真,在最快的器件速率等級上仿真盡可能快的時序條件。
          • 關(guān)鍵字: QuartusII  編譯  FPGA  仿真  

          FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之: 約束及配置工程

          • 設(shè)計好工程文件后,首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬于較為高級的應用,通過時序約束可以使工程設(shè)計文件的綜合更加優(yōu)化。下面對這幾種約束方式進行介紹。
          • 關(guān)鍵字: QuartusII  約束  FPGA  配置  

          FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之: LogicLock邏輯鎖定工具使用技巧

          • 邏輯鎖定方法學(LogicLock Methodology)內(nèi)容就是在設(shè)計時采用邏輯鎖定的基于模塊設(shè)計流程(LogicLock block-based design flow),來達到固定單模塊優(yōu)化的目的。這種設(shè)計方法學中第一次引入了高效團隊合作方法:它可以讓每個單模塊設(shè)計者獨立優(yōu)化他的設(shè)計,并把所用資源鎖定。
          • 關(guān)鍵字: QuartusII  LogicLock  FPGA  邏輯鎖定工具  

          FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之: 典型實例-SignalTap II功能演示

          • 本節(jié)旨在通過給定的工程實例——“正弦波發(fā)生器”來熟悉Altera Quartus II高級調(diào)試功能SignalTap II和Intent Memory Content Editor的使用方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證,完成工程設(shè)計的硬件實現(xiàn)。在本節(jié)中,將主要講解下面知識點。
          • 關(guān)鍵字: QuartusII  SignalTapII  FPGA  
          共10077條 115/672 |‹ « 113 114 115 116 117 118 119 120 121 122 » ›|

          fpga+arm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+arm!
          歡迎您創(chuàng)建該詞條,闡述對fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();