EEPW首頁(yè) >>
主題列表 >>
fpga+arm
fpga+arm 文章 進(jìn)入fpga+arm技術(shù)社區(qū)
基于FPGA的數(shù)字化變電站計(jì)量?jī)x表研究與設(shè)計(jì)
- 提出一種基于IEC61850和SoPC的數(shù)字化變電站計(jì)量?jī)x表設(shè)計(jì)方案。在DE2—70開發(fā)板的基礎(chǔ)上,首先依據(jù)IEC61850標(biāo)準(zhǔn)對(duì)數(shù)字化變電站計(jì)量?jī)x表進(jìn)行了總體設(shè)計(jì);其次對(duì)基于FPGA的電量參數(shù)算法進(jìn)行了研究;最后完成了光纖通信電路、快速以太網(wǎng)接口電路、雙軟核SoPC系統(tǒng)等硬件電路的設(shè)計(jì)。基于FPGA的數(shù)字化變電站計(jì)量?jī)x表設(shè)計(jì)方案具有設(shè)計(jì)
- 關(guān)鍵字: 數(shù)字化變電站 SOPC FPGA
基于FPGA的生物電阻抗成像系統(tǒng)設(shè)計(jì)
- 根據(jù)電阻抗斷層成像技術(shù)要求,設(shè)計(jì)了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統(tǒng),系統(tǒng)嵌入8 bit微處理器PicoBlaze實(shí)現(xiàn)邏輯控制并產(chǎn)生激勵(lì)信號(hào)實(shí)現(xiàn)高速A/D采集及實(shí)現(xiàn)數(shù)字解調(diào),通過(guò)RS232將采集數(shù)據(jù)傳輸?shù)絇C機(jī),重建人體內(nèi)部的電阻率分布或其變化圖像。為廣泛應(yīng)用研究電阻抗斷層成像技術(shù)提供一種
- 關(guān)鍵字: Spartan3E 生物電阻抗成像系統(tǒng) FPGA
FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)
- 介紹了軟件無(wú)線電平臺(tái)中基于FPGA的雙緩沖模式PCI Express(PCIE)總線的設(shè)計(jì)與實(shí)現(xiàn)。設(shè)計(jì)了基于Xilinx Virtex6 FPGA的通用軟件無(wú)線電平臺(tái),開發(fā)了基于Linux系統(tǒng)的驅(qū)動(dòng)程序和PCIE硬核的DMA控制器。雙緩沖提高了數(shù)據(jù)傳輸速度,節(jié)約了硬件資源。測(cè)試結(jié)果顯示,該系統(tǒng)工作穩(wěn)定可靠,讀寫速度可達(dá)402 MB/s。
- 關(guān)鍵字: PCIExpress總線 雙緩沖模式 FPGA
基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)
- 基于最小平方 (LS) 算法,利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計(jì)算法。主要研究了如何利用FPGA實(shí)現(xiàn)LS算法,包括算法的介紹、方案的形成、FPGA實(shí)現(xiàn)的處理流程、FPGA實(shí)現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺(tái),完成了仿真、綜合、板級(jí)驗(yàn)證等工作。實(shí)現(xiàn)結(jié)果表明,該信道估計(jì)算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)
- 關(guān)鍵字: PUSCH 信道估計(jì)仿真 FPGA
一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)設(shè)計(jì)
- 介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu),給出了各功能模塊的實(shí)現(xiàn)方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理,并制作電路板進(jìn)行調(diào)試,最終的紅外圖像通過(guò)VGA實(shí)時(shí)顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術(shù)的優(yōu)勢(shì),具有擴(kuò)展性好、控制靈活、開發(fā)周期短等特點(diǎn)。
- 關(guān)鍵字: 紅外視頻采集系統(tǒng) ADV7181B FPGA
FPGA設(shè)計(jì)流程及其布線資源解析
- 電路設(shè)計(jì)與輸入是指通過(guò)某些規(guī)范的描述方式,將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計(jì)方法有硬件描述語(yǔ)言(HDL)和原理圖設(shè)計(jì)輸入方法等。原理圖設(shè)計(jì)輸入法在早期應(yīng)用得比較廣泛,它根據(jù)設(shè)計(jì)要求,選用器件、繪制原理圖、完成輸入過(guò)程。這種方法的有點(diǎn)是直觀、便于理解、元器件庫(kù)資源豐富。但是在大型設(shè)計(jì)中,這種方法的可維護(hù)性較差,不利于模塊構(gòu)造與重用
- 關(guān)鍵字: 布線資源 功能仿真 FPGA
基于FPGA的海量數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
- 最近幾年,F(xiàn)PGA以其應(yīng)用的靈活方便蓬勃發(fā)展,在通信、航空航天、醫(yī)療設(shè)備、消費(fèi)類電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù)到目前為止還沒(méi)有成熟,本文從硬件和軟件角度出發(fā),介紹了FPGA與CF卡的接口設(shè)計(jì)、給出了用雙RAM訪問(wèn)CF卡的編程,并且利用FPGA作為FIFO對(duì)AD采集的數(shù)據(jù)進(jìn)行緩沖,然后存儲(chǔ)到大容量的CF卡中。
- 關(guān)鍵字: 海量數(shù)據(jù)采集 THS4052 MAX4125 FPGA
基于FPGA的空間電場(chǎng)信號(hào)數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)
- 提出一種基于FPGA的空間電場(chǎng)信號(hào)數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)方案,F(xiàn)PGA為主控制器控制A/D采樣和同步422發(fā)送。X,Y,Z三個(gè)方向的空間電場(chǎng)信號(hào)經(jīng)過(guò)信號(hào)處理和A/D采樣,在FPGA片內(nèi)濾波劃分為不同的頻段,通過(guò)同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定,致力于應(yīng)用在探空火箭有效載荷——箭載電場(chǎng)儀上,對(duì)其他電場(chǎng)信號(hào)采集與處理系統(tǒng)也有
- 關(guān)鍵字: 空間電場(chǎng) 數(shù)據(jù)采集 FPGA
基于FPGA的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
- 提出一種基于FPGA 的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)方法,該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號(hào),對(duì)接收的視頻信號(hào)進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和,利用片外SDRAM 存儲(chǔ)器作為幀緩存且通過(guò)時(shí)序控制器進(jìn)行幀率提高,最后通過(guò)VGA 控制模塊對(duì)圖像信號(hào)進(jìn)行像素放大并在VGA 顯示器上實(shí)時(shí)顯示。整個(gè)設(shè)計(jì)使用Verilog HDL 語(yǔ)言實(shí)現(xiàn),
- 關(guān)鍵字: 實(shí)時(shí)視頻信號(hào)處理 CCD圖像傳感器 FPGA YCbCr
基于FPGA的多通道頻率檢測(cè)
- 多通道頻率檢測(cè)是當(dāng)前數(shù)字接收機(jī)的一種常用的頻率測(cè)量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復(fù)雜的電磁環(huán)境中具有處理多個(gè)同時(shí)到達(dá)信號(hào)的能力。文中給出了基于FPGA來(lái)實(shí)現(xiàn)多信道頻率測(cè)量的具體方案。該方案能夠充分發(fā)揮FP-GA硬件資源豐富的特點(diǎn),并且易于實(shí)現(xiàn)并行處理,可大幅度提高系統(tǒng)的處理速度。
- 關(guān)鍵字: 多信道頻率檢測(cè) 頻率截獲 FPGA
實(shí)時(shí)圖像小波無(wú)損壓縮系統(tǒng)的FPGA實(shí)現(xiàn)
- 將Altera 公司的DE2 多媒體開發(fā)平臺(tái)與Terasic 公司的D5M 數(shù)碼相機(jī)開發(fā)套件相結(jié)合,設(shè)計(jì)了一套基于小波無(wú)損壓縮的實(shí)時(shí)圖像處理系統(tǒng)。系統(tǒng)采用便于可編程邏輯器件靈活實(shí)現(xiàn)的二維整數(shù)5 /3 提升小波變換實(shí)現(xiàn)壓縮。為保證圖像的無(wú)損壓縮,對(duì)邊界數(shù)據(jù)進(jìn)行對(duì)稱周期延拓處理。并針對(duì)實(shí)時(shí)處理過(guò)程中的大容量數(shù)據(jù)流的存儲(chǔ)問(wèn)題,應(yīng)用片外存儲(chǔ)資源保存采集和處理過(guò)程中的圖像數(shù)據(jù),有效地降低了片上存儲(chǔ)資源的消耗。測(cè)試結(jié)果表明: 系統(tǒng)滿足實(shí)時(shí)圖像采集、預(yù)處理及無(wú)損壓縮的要求。
- 關(guān)鍵字: 圖像處理 無(wú)損壓縮 FPGA
獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計(jì)
- 為解決實(shí)時(shí)性盲信號(hào)分離的問(wèn)題,基于獨(dú)立分量分析的模型,設(shè)計(jì)出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對(duì)算法中用到的乘法器、查找表、狀態(tài)機(jī)等進(jìn)行建模,通過(guò)Quartus II綜合后在Altera FPGA器件中進(jìn)行硬件仿真。仿真實(shí)驗(yàn)分別采用人工生成的周期信號(hào)和真實(shí)的語(yǔ)音信號(hào)進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,該IP核能很好的完成瞬時(shí)混合模型中盲信號(hào)的分離,具有很強(qiáng)的實(shí)用性。
- 關(guān)鍵字: DSPBuilder IP核 FPGA
大規(guī)模FPGA設(shè)計(jì)中的C/C++解決方案
- systemC和Handle-C,它們相應(yīng)的開發(fā)系統(tǒng)為:CoCentric System Stadio和Celoxica DK1。這兩種語(yǔ)言都是在C/C++的基礎(chǔ)上根據(jù)硬件設(shè)計(jì)的需求加以改進(jìn)和擴(kuò)充,用戶可以在它們的開發(fā)環(huán)境編輯代碼,調(diào)用庫(kù)文件,甚至可以引進(jìn)HDL程序,并進(jìn)行仿真,最終生成網(wǎng)表文件,放到FPGA中執(zhí)行。
- 關(guān)鍵字: EDA技術(shù) C語(yǔ)言 FPGA
fpga+arm介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga+arm!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473