<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+dsp

          Xilinx在IDF上展示行業(yè)首個FPGA QPI 1.1接口

          • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )在Intel開發(fā)者論壇(IDF)上首次展示如何通過QuickPath Interconnect(QPI)協(xié)議將現(xiàn)場可編程門陣列(FPGA)與Intel Sandy Bridge Xeon處理器相連。賽靈思的QPI解決方案使開發(fā)人員能夠在賽靈思All Programmable FPGA與Intel Xeon處理器之間建立一個低時延、高性能的鏈路。
          • 關(guān)鍵字: 賽靈思  QPI  FPGA  

          LabVIEW FPGA和軟件設(shè)計射頻儀器簡介

          • 概覽無線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性,以及調(diào)制方案的復(fù)雜度,每一年都在不斷增加。而隨著每一代新技術(shù)的誕生,由于使用傳統(tǒng)技術(shù)測試無線設(shè)備,需要大量更復(fù)雜的測試設(shè)備,其成本也在不斷提高。使用虛擬(軟件)儀器
          • 關(guān)鍵字: LabVIEW  FPGA  軟件設(shè)計  射頻儀器    

          EDA技術(shù)與FPGA設(shè)計應(yīng)用

          • 摘 要:EDA技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心,它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展,F(xiàn)PGA設(shè)計越來越多地采用基于VHDL的設(shè)計方法及先進(jìn)的EDA工具。本文詳細(xì)闡述了EDA技術(shù)與FPGA
          • 關(guān)鍵字: FPGA  EDA    

          采用基于FPGA的SoC進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計

          • 系統(tǒng)級芯片(SoC)可采用現(xiàn)場可編程門陣列(FPGA)或?qū)S眉呻娐?ASIC)兩種方式實現(xiàn)。目前業(yè)界通常將處理器、邏輯單元和存儲器等系統(tǒng)嵌入FPGA中構(gòu)成靈活的SoC解決方案,本文以Virtex-II系列Platform FPGA為例,說明采用
          • 關(guān)鍵字: FPGA  SoC  數(shù)字顯示  系統(tǒng)設(shè)計    

          基于FPGA的多體制雷達(dá)信號源的設(shè)計

          • 隨著雷達(dá)技術(shù)的發(fā)展,出現(xiàn)了多種體制的雷達(dá),比如脈沖多普勒雷達(dá)、SAR、相控陣?yán)走_(dá)先進(jìn),雖然這些雷達(dá)的功能不同,但是為了提作用距離和距離向上的分辨率,都彩了大時寬積信號。 在雷達(dá)信號源設(shè)計領(lǐng)域,DDS技術(shù)
          • 關(guān)鍵字: 信號源  設(shè)計  雷達(dá)  體制  FPGA  基于  

          DSP用于雷達(dá)式生命探測儀的信號處理系統(tǒng)設(shè)計

          • 引言雷達(dá)式生命探測儀是以非接觸方式獲取墻壁、廢墟等不透明障礙物后生命體微動信息的探測系統(tǒng)。其基本原理是:首先發(fā)射特定形式的電磁波,當(dāng)電磁波照射到人體后,其回波信號被人體運動(心跳、呼吸、走動)所調(diào)制而產(chǎn)
          • 關(guān)鍵字: 處理  理系  設(shè)計  信號  探測儀  用于  雷達(dá)  生命  DSP  

          解密DSP視野下固定和浮起廣告位人群特征

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSP  浮起廣告位  DSP視野  

          京微雅格做中國自己的FPGA

          • 京微雅格,是世界上除了美國硅谷以外唯一能夠自主開發(fā)FPGA產(chǎn)品的公司。九年前,京微雅格創(chuàng)立,在累計投資3500萬美元之后,先后研發(fā)出7款具有自主知識產(chǎn)權(quán)的集FPGA、CPU、存儲器為一體的可編程系列芯片。京微雅格CEO劉明博士這樣來形容京微雅格在FPGA產(chǎn)業(yè)中的位置,“我們已經(jīng)加入到這個俱樂部,成為了其中的一員”。
          • 關(guān)鍵字: 京微雅格  FPGA  201209  

          一種自適應(yīng)紅外圖像增強處理的FPGA實現(xiàn)

          • 摘要:本文介紹了一種自適應(yīng)平臺直方圖算法對紅外圖像增強處理及該算法在FPGA器件上的實現(xiàn)。該方法是根據(jù)圖像的直方圖,自適應(yīng)地選擇平臺閾值,實現(xiàn)自適應(yīng)平臺直方圖均衡化,增強了目標(biāo)的對比度。
          • 關(guān)鍵字: FPGA  紅外圖像  平臺閾值  201209  

          NI發(fā)布兩款全新NI CompactRIO擴展機箱

          • 美國國家儀器公司(National Instruments, 簡稱 NI)近日發(fā)布8槽NI 9154 MXI-Express RIO擴展機箱和4槽NI 9146以太網(wǎng)RIO擴展機箱,進(jìn)一步擴大了C系列平臺的規(guī)模,使其能夠連接需要成百上千I/O通道的應(yīng)用。 通過NI LabVIEW FPGA模塊,工程師可進(jìn)行自定制在線處理、閉環(huán)控制、同步以及自定義定時和觸發(fā),由此完全控制兩個機箱內(nèi)的現(xiàn)場可編程門陣列(FPGA)的功能。
          • 關(guān)鍵字: NI  RIO  FPGA  

          基于VHDL語言的FPGA簡易數(shù)字鐘設(shè)計

          • 作為一個菜鳥我很愿意分享下我做的一些小東西,記得一年前好像少幾天吧,看記錄是2009年5月19日我用51單片機做數(shù)字鐘的情景,那個時候用匯編,焦頭爛額,做了三天,還請教了老師。哎,現(xiàn)在都已經(jīng)用C了,而且重心已經(jīng)
          • 關(guān)鍵字: 數(shù)字  設(shè)計  簡易  FPGA  VHDL  語言  基于  

          FPGA全局復(fù)位及局部復(fù)位設(shè)計

          • 隨著FPGA設(shè)計越來越復(fù)雜,芯片內(nèi)部的時鐘域也越來越多,使全局復(fù)位已不能夠適應(yīng)FPGA設(shè)計的需求,更多的設(shè)計趨向于使用局部的復(fù)位。本節(jié)將會從FPGA內(nèi)部復(fù)位“樹”的結(jié)構(gòu)來分析復(fù)位的結(jié)構(gòu)。我們的復(fù)位線將會
          • 關(guān)鍵字: FPGA  全局    

          FPGA和ASIC的比較

          • ASIC是英文的Application Specific Integrated Circuits縮寫,即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。目前用CPLD(復(fù)雜可編程邏輯器件)和FPGA(現(xiàn)場可編程邏輯陣列)來進(jìn)行AS
          • 關(guān)鍵字: FPGA  ASIC  比較    

          FPGA引腳信號分配的幾個原則

          • 現(xiàn)在的FPGA正變得越來越復(fù)雜,向引腳分配信號的任務(wù)曾經(jīng)很簡單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號的指導(dǎo)方針有助于設(shè)計師根據(jù)最多到最少的約束信號指配原則提前考慮信號指配,并減少反復(fù)的次數(shù)
          • 關(guān)鍵字: FPGA  引腳信號  分配    

          FPGA與CPLD的比較

          • 盡管FPGA和CPLD都是可編程器件,有很多共同特點,但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點:1、CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適
          • 關(guān)鍵字: FPGA  CPLD  比較    
          共9854條 256/657 |‹ « 254 255 256 257 258 259 260 261 262 263 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();