<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進入fpga+dsp技術(shù)社區(qū)

基于CY7C68013A和FPGA的ADSP-TS101擴展USB接口設(shè)計

基于CY7C68013A和FPGA的ADSP-TS101擴展USB接口設(shè)計,ADI公司的DSP器件(ADSP-TS101)具有浮點實時處理能力強、并行性好等優(yōu)點，從而廣泛被彈載信號處理系統(tǒng)選用。其作為彈載主處理器，在導(dǎo)彈的系統(tǒng)試驗中，需要利用上位機對其中的大數(shù)據(jù)量的軟件變量進行實時監(jiān)控和記錄，
關(guān)鍵字： USB 接口設(shè)計擴展 ADSP-TS101 CY7C68013A FPGA 基于

基于Spartan-6 FPGA的可擴展驅(qū)動控制系統(tǒng)

基于Spartan-6 FPGA的可擴展驅(qū)動控制系統(tǒng),許多情況下驅(qū)動器只是大規(guī)模工藝的一個組件，因此互操作性也是一項關(guān)鍵的設(shè)計要求。而影響這種要求的關(guān)鍵因素是工業(yè)網(wǎng)絡(luò)協(xié)議的寬度(即現(xiàn)場總線)和相關(guān)器件特性，因為它們用來標準化驅(qū)動器在網(wǎng)絡(luò)中的表達?，F(xiàn)場總線(比
關(guān)鍵字：驅(qū)動控制系統(tǒng) 擴展 FPGA Spartan-6 基于

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng),目前的圖像壓縮存儲方案大都無法支持高分辨率圖像。另外，在一些DSP解決方案中，因為DSP接口不靈活以及DSP本身處理能力的限制，很難支持高分辨圖像壓縮?！　”驹O(shè)計開發(fā)出了一套基于雙FPGA+ARM架構(gòu)的高速計算機屏幕圖
關(guān)鍵字：壓縮系統(tǒng) 圖像架構(gòu) FPGA ARM 基于

DSP系統(tǒng)的動態(tài)加載技術(shù)研究

DSP系統(tǒng)的動態(tài)加載技術(shù)研究,目前，開發(fā)人員發(fā)現(xiàn)動態(tài)加載應(yīng)用模塊是在運行期間再配置系統(tǒng)以改變或擴展其功能的最有效方式。開發(fā)人員不能在運行前靜態(tài)配置許多 DSP 系統(tǒng)，其原因在于執(zhí)行操作的實時要求。但是，動態(tài)加載允許系統(tǒng)根據(jù)需要進行自身
關(guān)鍵字：技術(shù) 研究加載動態(tài) 系統(tǒng) DSP

基于FPGA PCI的并行計算平臺實

基于FPGA PCI的并行計算平臺實,本文介紹的基于PCI總線的FPGA計算平臺的系統(tǒng)實現(xiàn)：通過在PC機上插入擴展PCI卡，對算法進行針對并行運算的設(shè)計，提升普通PC機對大計算量數(shù)字信號的處理速度。本設(shè)計采用5片F(xiàn)PGA芯片及相關(guān)周邊芯片設(shè)計實現(xiàn)這一并行高速
關(guān)鍵字：計算平臺并行 PCI FPGA 基于

基于DSP的PCI總線數(shù)據(jù)采集系統(tǒng)研究

本文以實際開發(fā)系統(tǒng)為背景，以TI公司的TMS320VC5402與PLX公司的PCI9052為基礎(chǔ)。詳細論述了基于DSP的PCI總線結(jié)構(gòu)的數(shù)據(jù)采集系統(tǒng)硬件及軟件設(shè)計方案和實現(xiàn)方法。
關(guān)鍵字： DSP PCI 總線數(shù)據(jù)采集

NEC推出大規(guī)模集成電路設(shè)計工具CyberWorkBench

近日，NEC 推出了半導(dǎo)體設(shè)計高階綜合工具CyberWorkBench的FPGA專用版。CyberWorkBench是NEC開發(fā)的以C語言為基礎(chǔ)的LSI（注1）設(shè)計工具。該工具以ANSI-C、SystemC等C語言程序作為輸入，以自動生成高性能和高質(zhì)量的電路的合成工具為中心，具備與軟件協(xié)調(diào)的高速驗證環(huán)境、源碼調(diào)試功能、形式屬性驗證等豐富的驗證功能，從而實現(xiàn) All-in-C 。通常在設(shè)計LSI時，要使用硬件專用的描述語言HDL（注2），而使用CyberWorkBench，由于可以輸入C語言，從而使設(shè)計描述
關(guān)鍵字： NEC FPGA

基于FPGA的二次群數(shù)字信號分接部分功能實現(xiàn)

基于FPGA的二次群數(shù)字信號分接部分功能實現(xiàn),1.引言　　為了提高傳輸速率，擴大通信容量，減少信道數(shù)量，通常把多路信號復(fù)用成一路信號進行傳輸。在多種復(fù)用方式中，時分復(fù)用是一種常用的方式。時分復(fù)用是多路信號按照時間間隔共享一路信道進行傳輸。復(fù)接是把多
關(guān)鍵字：功能實現(xiàn) 部分信號 FPGA 數(shù)字基于

基于DSP的SPWM直接面積等效算法分析

基于DSP的SPWM直接面積等效算法分析,開始的SPWM生成技術(shù)是采用模擬電路構(gòu)成三角波和正弦波發(fā)生電路，用比較器來確定他們的交點。這種方法電路復(fù)雜，精度較差，早已淘汰。后來人們采用單片機和微機生成SPWM波，但受硬件計算速度和算法計算量的影響，往往
關(guān)鍵字：等效算法分析面積直接 DSP SPWM 基于

一種DSP與PCI總線的接口設(shè)計

一種DSP與PCI總線的接口設(shè)計,1 引言　　DSP+PCI數(shù)字信號處理方案可利用PC的強大功能實現(xiàn)對DSP的操作控制、數(shù)據(jù)分析和操作監(jiān)視等。DSP+PCI方案能充分滿足數(shù)字圖像、語音處理、高速實時數(shù)據(jù)處理等領(lǐng)域的應(yīng)用，為DSP系統(tǒng)的低成本實現(xiàn)提供了解決方案
關(guān)鍵字：接口設(shè)計總線 PCI DSP 一種

一種高速DSP的圖像處理應(yīng)用平臺的設(shè)計

一種高速DSP的圖像處理應(yīng)用平臺的設(shè)計,1 引言　　完成某一特定任務(wù)的圖像處理系統(tǒng)，其硬件方案大體上有三種：使用通用計算機、使用ASIC和使用DSP。使用通用計算機的方案優(yōu)點在于開發(fā)周期短，費用較低，而且產(chǎn)品易于維護和升級;缺點是運算速度受到限制，對
關(guān)鍵字：平臺設(shè)計應(yīng)用圖像處理 DSP 高速

基于DSP雙路音頻信號實時處理系統(tǒng)設(shè)計

基于DSP雙路音頻信號實時處理系統(tǒng)設(shè)計,摘要采用TMS320C5509A作為核心處理器，給出了一種利用DMA結(jié)合多通道緩沖串口McBSP組成的語音信號采集系統(tǒng)的實現(xiàn)方法。合理分配了數(shù)據(jù)緩沖空間，可靠穩(wěn)定地實現(xiàn)數(shù)據(jù)的實時更新，完成雙路立體聲信號的實時采集、處理和
關(guān)鍵字：處理理系設(shè)計實時信號 DSP 雙路音頻基于

基于FPGA直接序列擴頻系統(tǒng)的設(shè)計

摘要針對一般無線通信系統(tǒng)抗干擾、抗噪聲以及抗多徑性能力差的缺點，提出了一種基于FPGA的直接序列擴頻系統(tǒng)設(shè)計。該設(shè)計采用63位的pn碼作為擴頻調(diào)制的碼序列，在發(fā)送端，對信息碼進行擴頻調(diào)制；在接收端，對收到的擴
關(guān)鍵字： FPGA 直接序列擴頻系統(tǒng)

運用SAD算法降低FPGA資源利用率

介紹如何從比RTL更高層次的抽象層分析資源共享，讓資源占用率比依賴RTL設(shè)計中的互斥任務(wù)的方法更低。
關(guān)鍵字： FPGA SAD 算法資源利用率

基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計與實現(xiàn)

摘要：作為高傳輸速率和低設(shè)計成本的傳輸技術(shù)，串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域，并已成為業(yè)界首選。在此基于對高速串行傳輸系統(tǒng)的分析，對實例進行了總體設(shè)計驗證，最終達到高速傳輸?shù)哪康摹?br />關(guān)鍵詞：FPGA；
關(guān)鍵字： FPGA 高速串行傳輸系統(tǒng)

共9875條 362/659 |‹ « 360 361 362 363 364 365 366 367 368 369 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

fpga+dsp相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

fpga+dsp資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機器人控制系統(tǒng)
基于DSP的工業(yè)機器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓(xùn)線機器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();