fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

FPGA低功耗設(shè)計(jì)須權(quán)衡多項(xiàng)指標(biāo)

　FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密
關(guān)鍵字： FPGA 低功耗設(shè)計(jì) 指標(biāo)

DSP虛擬I2C總線軟件包設(shè)計(jì)及應(yīng)用實(shí)例

DSP虛擬I2C總線軟件包設(shè)計(jì)及應(yīng)用實(shí)例,數(shù)字信號(hào)處理器(DSP)在各領(lǐng)域中的應(yīng)用已日趨廣泛，其中TI(TEXAS INSTRUMENT)公司的TMS320系列芯片占據(jù)了主導(dǎo)地位。TMS320F206(簡(jiǎn)稱F206)由于具有片內(nèi)32K字的Flash，支持JTAG掃描端口的仿真調(diào)試，并支持程序的串行下載
關(guān)鍵字：設(shè)計(jì) 應(yīng)用實(shí)例軟件包總線虛擬 I2C DSP

基于Xilinx FPGA的千兆以太網(wǎng)及E1信號(hào)的光纖傳輸

本文設(shè)計(jì)的基于Xilinx FPGA的千兆位以太網(wǎng)及E1信號(hào)的光纖傳輸系統(tǒng)采用Xilinx XC5VLX30T芯片，通過(guò)以太網(wǎng)測(cè)試儀和數(shù)據(jù)誤碼儀對(duì)本系統(tǒng)分別進(jìn)行性能測(cè)試，測(cè)試結(jié)果滿足設(shè)計(jì)要求，系統(tǒng)工作穩(wěn)定。從而實(shí)現(xiàn)了千兆位以太網(wǎng)信號(hào)和E1信號(hào)的接入功能，為用戶搭建了一個(gè)大容量、多業(yè)務(wù)的傳輸平臺(tái)。
關(guān)鍵字： Xilinx FPGA 千兆以太網(wǎng) 光纖傳輸

基于TLl6C550C的DSP異步串行通信的實(shí)現(xiàn)

摘要：由于TMS320C6416不帶異步串行收發(fā)接口(UART)，無(wú)法實(shí)現(xiàn)DSP系統(tǒng)常用的通串行通信。為此，本文基于TL16C550C設(shè)計(jì)了一種通過(guò)TMS32C6416實(shí)現(xiàn)UART數(shù)據(jù)通信的方法，同時(shí)給出了其硬件設(shè)計(jì)框圖以及通過(guò)TMS320C6416初始
關(guān)鍵字：通信實(shí)現(xiàn) 串行異步 TLl6C550C DSP 基于

基于FPGA的Viterbi譯碼器設(shè)計(jì)

摘要：卷積碼及其Viterbi譯碼是現(xiàn)代通信系統(tǒng)中常用的一種信道編碼方法。文中介紹了Viterbi譯碼算法的原理，分析了Viterbi譯碼器的結(jié)構(gòu)，然后用Verilog語(yǔ)言設(shè)計(jì)了一種基于Altera公司的EP3C120F780C8芯片的(2，l，7)Vi
關(guān)鍵字： Viterbi FPGA 譯碼器

基于FPGA的LDPC編碼設(shè)計(jì)

針對(duì)低密度奇偶校驗(yàn)碼(簡(jiǎn)稱LDPC碼)的直接編碼運(yùn)算量較大、復(fù)雜度高，根據(jù)RicIlarclson和Urbanke(RU)建議的編碼方案，介紹一種適于在FPGA上實(shí)現(xiàn)，利用有效校驗(yàn)矩陣來(lái)降低編碼復(fù)雜度的LDPC編碼方案，給出了編碼器設(shè)計(jì)實(shí)現(xiàn)的原理和編碼器的結(jié)構(gòu)和基本組成。在QuartusⅡ7．2軟件平臺(tái)上采用基于FPGA的VHDL語(yǔ)言實(shí)現(xiàn)了有效的編碼過(guò)程。結(jié)果表明：此方案在保證高效可靠傳輸?shù)耐瑫r(shí)降低了實(shí)現(xiàn)的復(fù)雜度。這種編碼方案可靈活應(yīng)用于不同的校驗(yàn)矩陣H，碼長(zhǎng)和碼率的系統(tǒng)中。
關(guān)鍵字： FPGA LDPC 編碼

FPGA電源的旁路電容值計(jì)算

隨著速度更快密度更高的FPGA器件的出現(xiàn),保持信號(hào)完整性就成為高可靠,可重復(fù)性設(shè)計(jì)的關(guān)鍵.合適的電源旁路和退偶設(shè)計(jì)能夠改善整個(gè)設(shè)計(jì)的信號(hào)完整性.
關(guān)鍵字：計(jì)算電容旁路電源 FPGA

基于FPGA的PROFIBUS-DP集線器設(shè)計(jì)

摘要：給出了用PROFIBUS―DP HUB來(lái)改變現(xiàn)場(chǎng)總線拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)方案，并對(duì)數(shù)據(jù)轉(zhuǎn)發(fā)方法進(jìn)行比較。描述了DP協(xié)議傳輸?shù)母袷?，重點(diǎn)介紹并分析了兩種幀結(jié)束檢測(cè)方法及其優(yōu)劣，最后通過(guò)八通道DP HUB的實(shí)例來(lái)說(shuō)明了整個(gè)設(shè)計(jì)
關(guān)鍵字：設(shè)計(jì) 集線器 PROFIBUS-DP FPGA 基于

高成本效益的AC感應(yīng)電機(jī)轉(zhuǎn)差控制優(yōu)化方案

隨著AC感應(yīng)電機(jī)成為工業(yè)電機(jī)的首選，全方位降低設(shè)計(jì)功耗的需求不斷涌現(xiàn)，因此提高這些電機(jī)的效率變得非常重...
關(guān)鍵字： FPGA AC感應(yīng)電機(jī)

基于FPGA的DDR內(nèi)存條的控制

摘要：隨著數(shù)據(jù)存儲(chǔ)量的日益加大以及存儲(chǔ)速度的加快，大容量的高速存儲(chǔ)變得越來(lái)越重要。內(nèi)存條既能滿足大容量的存儲(chǔ)又能滿足讀寫(xiě)速度快的要求，這樣使得對(duì)內(nèi)存條控制的應(yīng)用越來(lái)越廣泛。首先介紹了內(nèi)存條的工作原
關(guān)鍵字： FPGA DDR 內(nèi)存條

基于FPGA的多路視頻通道控制

根據(jù)織布機(jī)告警系統(tǒng)的需求，提出一種開(kāi)關(guān)設(shè)計(jì)思想，闡述開(kāi)關(guān)設(shè)計(jì)過(guò)程中遇到的問(wèn)題以及解決方法。首先在FPGA中設(shè)計(jì)一個(gè)開(kāi)關(guān)控制信號(hào)，利用這個(gè)信號(hào)結(jié)合雙口RAM中的編碼數(shù)據(jù)識(shí)別兩個(gè)撥動(dòng)開(kāi)關(guān)狀態(tài)，從而達(dá)到控制多路視頻通道的目的，使本告警系統(tǒng)更方便的應(yīng)用于實(shí)際工業(yè)中。介紹整個(gè)控制系統(tǒng)的工作原理，給出硬件結(jié)構(gòu)圖和軟件設(shè)計(jì)過(guò)程，然后利用QuartusⅡ中的SignalTapⅡLogic Analyzer工具對(duì)控制信號(hào)進(jìn)行實(shí)時(shí)采樣分析，最后在織布機(jī)告警系統(tǒng)中成功實(shí)現(xiàn)視頻通道控制功能。
關(guān)鍵字： FPGA 多路視頻通道控制

使用Xilinx FPGA適應(yīng)不斷變化的廣播視頻潮流

使用Xilinx FPGA適應(yīng)不斷變化的廣播視頻潮流,　電視臺(tái)的演播室需要在不替換龐大的以同軸電纜構(gòu)建的基礎(chǔ)架構(gòu)的情況下，將模擬音頻和視頻轉(zhuǎn)換為數(shù)字音頻和視頻，這樣就逐漸形成了傳輸非壓縮標(biāo)清視頻的串行數(shù)字接口(SDI)協(xié)議。如今，出于重新利用同軸電纜的同樣目的
關(guān)鍵字：廣播視頻潮流變化不斷 Xilinx FPGA 適應(yīng) 模擬編解碼器音頻

基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設(shè)計(jì)

基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設(shè)計(jì),摘要：針對(duì)機(jī)載電子全姿態(tài)指引儀顯示圖形信息的特征及其變化特點(diǎn)，在系統(tǒng)初始化時(shí)將圖形內(nèi)容分為背景層、填充層和動(dòng)態(tài)字符層三層，運(yùn)算過(guò)程中只改變根據(jù)參數(shù)變化的填充層和字符層；將圖形運(yùn)算過(guò)程分為圖形輪廓生成和
關(guān)鍵字：圖形顯示系統(tǒng) 設(shè)計(jì) 指引姿態(tài) DSP FPGA A／D轉(zhuǎn)換

TMS320C6701DSP線性調(diào)頻信號(hào)數(shù)字脈沖壓縮

關(guān)鍵字： DSP 線性調(diào)頻信號(hào) 頻域脈沖壓縮

FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊

本文以并行多通道信號(hào)產(chǎn)生模型為依據(jù)，設(shè)計(jì)并實(shí)現(xiàn)了以FPGA為核心器件的并行多通道信號(hào)產(chǎn)生模塊，主要包括FPGA系統(tǒng)設(shè)計(jì)和多通道波形產(chǎn)生模塊設(shè)計(jì)。通過(guò)模塊測(cè)試后發(fā)現(xiàn)，該模塊具備產(chǎn)生高質(zhì)量并行多通道激勵(lì)信號(hào)的能力。
關(guān)鍵字： FPGA 并行多通道激勵(lì)