<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          基于FPGA的智能熱水器設(shè)計(jì)

          • 摘要:傳統(tǒng)電熱水器系統(tǒng)大多采用單片機(jī)作為控制核心,僅具有加熱和保溫功能,水溫不可見,水量不易控制,大多熱水器在保溫時(shí)采用開關(guān)控制,給電力系統(tǒng)帶來巨大沖擊。本系統(tǒng)選用現(xiàn)場可編程邏輯器件Actel Fusion系列F
          • 關(guān)鍵字: 智能  模數(shù)混合  FPGA  低功耗  PID算法  

          基于FPGA的高速導(dǎo)航解算硬件實(shí)現(xiàn)

          • 摘要:針對現(xiàn)有小型無人機(jī)導(dǎo)航系統(tǒng)的解算速度慢、多處理器核心臃腫可靠性差的缺點(diǎn),實(shí)現(xiàn)了一種僅使用單一FPGA作為數(shù)據(jù)處理核心的小型高速導(dǎo)航解算系統(tǒng)。該系統(tǒng)對飛機(jī)運(yùn)動(dòng)方程組和導(dǎo)航方程組進(jìn)行并行化分解,對相互獨(dú)
          • 關(guān)鍵字: 并行計(jì)算  FPGA  姿態(tài)解算  導(dǎo)航解算  

          時(shí)鐘恢復(fù)及同步技術(shù)在地震勘探儀器中的應(yīng)用

          • 摘要:隨著石油勘探的發(fā)展,在地震勘探儀器中越來越需要高精度的同步技術(shù)來支持高效采集?;谶@種目的,采用FPGA技術(shù)設(shè)計(jì)了一種時(shí)鐘恢復(fù)以及系統(tǒng)同步方案,并完成了系統(tǒng)的固件和嵌入式軟件設(shè)計(jì)。通過室炔饈?、野?/li>
          • 關(guān)鍵字: 石油勘探  地震勘探儀器  FPGA  時(shí)鐘恢復(fù)  系統(tǒng)同步  

          一種大功率數(shù)字音頻系統(tǒng)設(shè)計(jì)

          • 摘要:音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點(diǎn)在很多音頻產(chǎn)品中得到了廣泛應(yīng)用。本文提出了WM8731與FPGA的音頻編解碼系統(tǒng),并嵌入大功率D類功放技術(shù)作為音頻系統(tǒng)的功率放大應(yīng)用,使得本系統(tǒng)效率高,體積小,音
          • 關(guān)鍵字: WM8731  FPGA  音頻系統(tǒng)  數(shù)字功放  

          基于FPGA的短波AM解調(diào)器的設(shè)計(jì)

          • 摘要:調(diào)幅是中短波廣播中一種主要的調(diào)制方式。本文針對現(xiàn)有的模擬短波AM解調(diào)器的不足,提出了一種基于FPGA的全數(shù)字解調(diào)器。其最大的優(yōu)點(diǎn)是將系統(tǒng)中的模擬電路壓縮到最小。短波信號在前端經(jīng)過模數(shù)轉(zhuǎn)換器采樣后直接送
          • 關(guān)鍵字: 調(diào)幅  短波解調(diào)  FPGA Cordic  數(shù)字濾波器  

          FPGA與CPLD的概念及其區(qū)別

          • 一、FPGA與CPLD的基本概念1.CPLDCPLD主要是由可編程邏輯宏單元(LMC,Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成,其中LMC邏輯結(jié)構(gòu)較復(fù)雜,并具有復(fù)雜的I/O單元互連結(jié)構(gòu),可由用戶根據(jù)需要生成特定的電路結(jié)
          • 關(guān)鍵字: FPGA    CPLD  

          Lark Board評估板 Cyclone V SoC的專用舞臺

          • 隨著FPGA技術(shù)的高速發(fā)展,芯片規(guī)模不斷提升,帶來了更強(qiáng)的性能的同時(shí),也實(shí)現(xiàn)了更低的功耗。FPGA憑借其強(qiáng)大的并行信號處理能力,在應(yīng)對控制復(fù)雜度低、數(shù)據(jù)量大的運(yùn)算時(shí)具有較強(qiáng)的優(yōu)勢。但是在復(fù)雜算法的實(shí)現(xiàn)上,F(xiàn)PGA
          • 關(guān)鍵字: FPGA  RISC  英蓓特  

          FPGA工程師的研發(fā)之道――總線的研究

          • 如果設(shè)計(jì)中有多個(gè)模塊,每個(gè)模塊內(nèi)部有許多寄存器或者存儲塊需要配置或者提供讀出那么實(shí)現(xiàn)方式有多種,主要如下:實(shí)現(xiàn)方式一:可以在模塊頂部將所有寄存器引出,提供統(tǒng)一的模塊進(jìn)行配置和讀出。這種方式簡單是簡單,
          • 關(guān)鍵字: FPGA  總線  

          駿龍科技Andrew ―― FPGA資深FAE的經(jīng)驗(yàn)獨(dú)白

          • 看似簡單的幾個(gè)問題,Andrew卻回答的井井有條,小編已經(jīng)沒有辦法有什么其他詞語去形容了。本文Andrew不僅僅對FPGA入門學(xué)習(xí)流程做了詳細(xì)的分享,更是對FPGA開發(fā)工作的要求分成大公司和小公司兩個(gè)層面來分析。你能想象
          • 關(guān)鍵字: FPGA  FAE  駿龍科技  

          基于FPGA的BPSK信號載頻估計(jì)單元設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:根據(jù)BPSK調(diào)制信號調(diào)制機(jī)理和平方倍頻法原理,在FPGA平臺上設(shè)計(jì)實(shí)現(xiàn)了BPSK調(diào)制信號載波頻率估計(jì)單元。利用ModelSim仿真環(huán)境對載頻估計(jì)功能進(jìn)行仿真,驗(yàn)證了平方倍頻法對BPSK信號進(jìn)行載波信號估計(jì)的有效性。仿真
          • 關(guān)鍵字: FPGA  載頻估計(jì)  平方倍頻  BPSK  

          基于FPGA的振動(dòng)信號采集處理系統(tǒng)設(shè)計(jì)

          • 摘要:在振動(dòng)信號采集和處理系統(tǒng)設(shè)計(jì)中,信號的處理時(shí)間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動(dòng)信號采集處理系統(tǒng),該系統(tǒng)通過振動(dòng)信號采集電路、抗混疊濾波電路、AD采樣電路將電荷信號轉(zhuǎn)化為
          • 關(guān)鍵字: 振動(dòng)信號采集  數(shù)據(jù)流控制  時(shí)鐘時(shí)標(biāo)  FPGA  

          FPGA更適用于視覺處理

          • 美國國家儀器公司將工程的視覺處理移植到FPGA上實(shí)現(xiàn),可獲得更高的處理性能Jeff Bier 是嵌入式視覺聯(lián)盟的創(chuàng)始人,本月在德克薩斯州奧斯汀舉辦的NI WEEK大會上,Jeff關(guān)注了國家儀器公司的一個(gè)演示系統(tǒng),這個(gè)系統(tǒng)是國
          • 關(guān)鍵字: FPGA    視覺處理  

          FPGA 101:用Vivado HLS為軟件提速

          • 在編寫軟件時(shí),您有沒有遇到過無論怎么努力編碼,軟件都不能按您期望的速度運(yùn)行?我遇到過。您有沒有想過,“有沒有什么簡單而且成本不高的方法可將一些代碼輸入多個(gè)定制處理器或定制硬件?”畢竟,您的應(yīng)用
          • 關(guān)鍵字: FPGA    Vivado  

          采用Altera 10代FPGA實(shí)現(xiàn)低延時(shí)小尺寸設(shè)計(jì)

          • 由于電子設(shè)計(jì)日漸復(fù)雜,設(shè)計(jì)人員通常需要采用各種不同類型的功能,但他們無法具備所有的專業(yè)知識、資源和時(shí)間。這促使了半導(dǎo)體知識產(chǎn)權(quán)(SIP)市場的增長,預(yù)計(jì)2017年將達(dá)到57億美元。某些復(fù)雜設(shè)計(jì)使用的各種SIP模塊甚
          • 關(guān)鍵字: FPGA  低延遲  Altera  

          基于OpenCL標(biāo)準(zhǔn)的FPGA設(shè)計(jì)

          • 在可編程技術(shù)發(fā)展的最初階段,可編程能力出現(xiàn)了兩個(gè)極端。一個(gè)極端的代表是單核CPU和DSP單元。這些器件使用含有一系列可執(zhí)行指令的軟件來進(jìn)行編程。對于編程人員,在概念上以連續(xù)的方式來開發(fā)這些指令,而高級處理器
          • 關(guān)鍵字: OpenCL    FPGA  
          共6368條 100/425 |‹ « 98 99 100 101 102 103 104 105 106 107 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();