fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

美高森美新增Cryptography Research的差分功率分析專(zhuān)利許可

　　致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布已從Rambus公司屬下Cryptography Research獲得其現(xiàn)有差分功率分析(Differential Power Analysis, DPA)專(zhuān)利許可的延期，這項(xiàng)專(zhuān)利許可延期可讓美高森美繼續(xù)使用Cryptography Research專(zhuān)利的突破性DPA對(duì)策產(chǎn)品組合，提供業(yè)界領(lǐng)先的第三方處理器和FPGA安全啟動(dòng)解決方案。　　美高森美是目前擁有使用DPA對(duì)策專(zhuān)利許
關(guān)鍵字：美高森美差分功率分析 FPGA

基于立體封裝技術(shù)的復(fù)合電子系統(tǒng)模塊應(yīng)用

　　摘要：本文在SIP立體封裝技術(shù)的基礎(chǔ)上，設(shè)計(jì)了基于DSP、FPGA的復(fù)合電子系統(tǒng)模塊。重點(diǎn)介紹了模塊的功能構(gòu)成及模塊接口應(yīng)用，為基于SIP小型化封裝的復(fù)合電子系統(tǒng)(功能可訂制)提供應(yīng)用基礎(chǔ)。　　引言　　隨著電子技術(shù)的發(fā)展對(duì)系統(tǒng)模塊小型化高可靠性提出了更高的要求。復(fù)合電子系統(tǒng)模塊是歐比特公司推出的一款SIP模塊，其將特定(可定制)的電子系統(tǒng)功能模塊采用立體封裝技術(shù)制作而成。本文介紹了基于DSP、FPGA的復(fù)合電子系統(tǒng)模塊OBT-MCES-01的功能構(gòu)成以及應(yīng)用方法。　　1 SIP簡(jiǎn)介　　
關(guān)鍵字：復(fù)合電子系統(tǒng) DSP FPGA ADC DAC RS422 CAN 201409

基于FPGA和Qt技術(shù)的音頻廣播系統(tǒng)

　　摘要：介紹了一種使用Altera DE2開(kāi)發(fā)板以及Qt技術(shù)實(shí)現(xiàn)的定時(shí)音頻廣播系統(tǒng)。該系統(tǒng)使用C/S架構(gòu)，使用跨平臺(tái)Qt技術(shù)在Ubuntu系統(tǒng)平臺(tái)下建立起服務(wù)器程序，用于管理所有在線(xiàn)的DE2音頻播放終端，使用Sqlite輕量級(jí)數(shù)據(jù)庫(kù)進(jìn)行數(shù)據(jù)存儲(chǔ)。通過(guò)基于Nios II實(shí)現(xiàn)的軟核進(jìn)行外圍設(shè)備的管理，并播放位于SD卡中的音頻文件。　　引言　　隨著數(shù)字和網(wǎng)絡(luò)等技術(shù)的發(fā)展，廣播技術(shù)已經(jīng)呈現(xiàn)出越來(lái)越多元化的趨勢(shì)，其最主要的趨勢(shì)便是從模擬到數(shù)字的轉(zhuǎn)化。從宏觀(guān)來(lái)說(shuō)，廣播技術(shù)大體上可以分為三類(lèi)：傳統(tǒng)公共廣播系統(tǒng)
關(guān)鍵字： FPGA 揚(yáng)聲器 SD卡 UDP Qt 201409

緊湊的四輸出降壓型穩(wěn)壓器解決方案加速采用數(shù)字內(nèi)窺鏡

　　摘要：目前的內(nèi)窺鏡發(fā)展趨勢(shì)推進(jìn)了數(shù)字成像方法的采用。不過(guò)，這需要多種數(shù)字處理器處理和分配圖像數(shù)據(jù)。另外還出現(xiàn)了新的設(shè)計(jì)挑戰(zhàn)，即如何將所有電子組件及有關(guān)電源穩(wěn)壓器放進(jìn)與以前安裝的內(nèi)窺鏡攝像機(jī)控制單元 (CCU) 大小相同的空間中，以最大限度地減小安裝和采用成本。　　1 內(nèi)窺鏡發(fā)展歷史　　大多數(shù)歷史學(xué)家都認(rèn)為，Bozzini 的 Lichleiter 是第一個(gè)與我們今天所知的內(nèi)窺鏡相似的設(shè)備。該設(shè)備于 19 世紀(jì)初發(fā)明，它很不靈活，用傾斜的鏡子將圖像投射到醫(yī)生眼中，只用一根蠟燭照明，圖像質(zhì)量很差。
關(guān)鍵字：穩(wěn)壓器內(nèi)窺鏡 CMOS FPGA LTM4644 201409

多參數(shù)室內(nèi)環(huán)境智能監(jiān)測(cè)系統(tǒng)設(shè)計(jì)

　　摘要：針對(duì)室內(nèi)環(huán)境質(zhì)量與人們的健康和工作效率密切相關(guān)的情況，設(shè)計(jì)了一種多參數(shù)多采集點(diǎn)室內(nèi)環(huán)境監(jiān)測(cè)系統(tǒng)。系統(tǒng)硬件主要包括單片機(jī)系統(tǒng)、FPGA數(shù)據(jù)采集電路、傳感器信號(hào)調(diào)理電路等。軟件包括單片機(jī)硬件驅(qū)動(dòng)程序、FPGA數(shù)字邏輯設(shè)計(jì)和基于VB的上位機(jī)應(yīng)用程序。實(shí)驗(yàn)結(jié)果表明：系統(tǒng)工作穩(wěn)定，誤差在設(shè)計(jì)允許范圍內(nèi)。　　引言　　隨著經(jīng)濟(jì)持續(xù)快速發(fā)展，人們的生活水平不斷提高，對(duì)各種室內(nèi)環(huán)境的要求也越來(lái)越高。傳統(tǒng)的室內(nèi)環(huán)境監(jiān)測(cè)設(shè)備實(shí)時(shí)性差、精度低、體積大、功耗大，難以適應(yīng)現(xiàn)代經(jīng)濟(jì)發(fā)展的要求?；谝陨媳尘埃疚脑O(shè)計(jì)了
關(guān)鍵字： FPGA 單片機(jī) 監(jiān)測(cè)系統(tǒng) 傳感器 STC89C52 RAM 201409

Altera發(fā)布Quartus II軟件Arria 10版v14.0

　　Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進(jìn)的20 nm FPGA和SoC設(shè)計(jì)環(huán)境。Altera成熟可靠的Quartus II軟件編譯時(shí)間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設(shè)計(jì)?？蛻?hù)可以使用這一最新版軟件所包含的全系列20 nm優(yōu)化IP內(nèi)核，進(jìn)一步加速其Arria 10 FPGA和SoC設(shè)計(jì)。　　Altera的20 nm設(shè)計(jì)工具提供業(yè)界最先進(jìn)的算法，其結(jié)果質(zhì)量最好。與最相近競(jìng)爭(zhēng)20 nm
關(guān)鍵字： Altera Quartus II FPGA

美高森美新型Libero SoC v11.4軟件改善運(yùn)行時(shí)間高達(dá)35%，顯著提升FPGA設(shè)計(jì)生產(chǎn)率

　　致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級(jí)芯片(SoC)綜合設(shè)計(jì)軟件，用于開(kāi)發(fā)美高森美最新一代FPGA產(chǎn)品。　　美高森美新型Libero SoC v11.4用于獲獎(jiǎng)的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設(shè)計(jì)流程運(yùn)行時(shí)間多達(dá)35%。新產(chǎn)品還提供了更高的設(shè)計(jì)效率，具有改善的SmartDesign圖形設(shè)計(jì)畫(huà)布、改善的文本編
關(guān)鍵字：美高森 Libero SoC FPGA

基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計(jì)

　　0 前言　　隨著計(jì)算機(jī)和半導(dǎo)體技術(shù)的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計(jì)算機(jī)控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國(guó)電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術(shù)的發(fā)展進(jìn)步，需要處理的數(shù)據(jù)量大大增加，系統(tǒng)的頻率越來(lái)越高，系統(tǒng)的規(guī)模越來(lái)越大，對(duì)顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實(shí)現(xiàn)，系統(tǒng)體積較大、調(diào)試?yán)щy、不易修改。
關(guān)鍵字： ARM FPGA PLD

FPGA研發(fā)之道—總線(xiàn)

　　如果設(shè)計(jì)中有多個(gè)模塊，每個(gè)模塊內(nèi)部有許多寄存器或者存儲(chǔ)塊需要配置或者提供讀出那么實(shí)現(xiàn)方式有多種，主要如下：　　實(shí)現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進(jìn)行配置和讀出。這種方式簡(jiǎn)單是簡(jiǎn)單，但是頂層連接工作量較大，并且如果配置個(gè)數(shù)較多，導(dǎo)致頂層中寄存器的數(shù)目也會(huì)較多。　　實(shí)現(xiàn)方式二：通過(guò)總線(xiàn)進(jìn)行連接，為每個(gè)模塊分配一個(gè)地址范圍。這樣寄存器等擴(kuò)展就可以在模塊內(nèi)部進(jìn)行擴(kuò)展，而不用再頂層進(jìn)行過(guò)多的頂層互聯(lián)。如下圖所示：　　　　那如果進(jìn)行總線(xiàn)的選擇，那么有一種
關(guān)鍵字： FPGA AVALON-MM AVALON-ST

基于FPGA的任意分頻器設(shè)計(jì)

　　1、前言　　分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘的操作目的。　　2、整數(shù)倍分頻器的設(shè)計(jì) 　　2.1 偶數(shù)倍分頻　　偶數(shù)倍分頻器的實(shí)現(xiàn)非常簡(jiǎn)單，只需要一個(gè)計(jì)數(shù)器進(jìn)行計(jì)數(shù)就能實(shí)現(xiàn)。如需要N分頻
關(guān)鍵字： FPGA 分頻器 PLL

FPGA設(shè)計(jì)：時(shí)序就是全部

　　當(dāng)你的FPGA設(shè)計(jì)不能滿(mǎn)足時(shí)序要求時(shí)，原因也許并不明顯。解決方案不僅僅依賴(lài)于使用FPGA的實(shí)現(xiàn)工具來(lái)優(yōu)化設(shè)計(jì)從而滿(mǎn)足時(shí)序要求，也需要設(shè)計(jì)者具有明確目標(biāo)和診斷/隔離時(shí)序問(wèn)題的能力。設(shè)計(jì)者現(xiàn)在有一些小技巧和幫助來(lái)設(shè)置時(shí)鐘;使用像Synopsys Synplify Premier一樣的工具正確地設(shè)置時(shí)序約束;然后調(diào)整參數(shù)使之滿(mǎn)足賽靈思FPGA設(shè)計(jì)性能的目標(biāo)。　　會(huì)有來(lái)自不同角度的挑戰(zhàn)，包括：　　● 更好的設(shè)計(jì)計(jì)劃，例如完整的和精確的時(shí)序約束和時(shí)鐘規(guī)范　　● 節(jié)約時(shí)間的設(shè)計(jì)技術(shù)，例如為更好的性能結(jié)
關(guān)鍵字： FPGA Synplify 時(shí)序

廠(chǎng)商談汽車(chē)半導(dǎo)體技術(shù)趨勢(shì)之FPGA

FPGA加速汽車(chē)電子的發(fā)展　　Altera汽車(chē)業(yè)務(wù)部信息娛樂(lè)和駕駛信息戰(zhàn)略市場(chǎng)經(jīng)理John Goldie:對(duì)于汽車(chē)系統(tǒng)的設(shè)計(jì)人員而言，與構(gòu)建模塊化ASSP或者功能固定的ASIC相比，現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)能夠提供非常獨(dú)特而且靈活的解決方案。FPGA支持設(shè)計(jì)人員根據(jù)自己的特殊需求，自由地在架構(gòu)中劃分CPU和硬件加速功能。以并行的方式在架構(gòu)中放置關(guān)鍵處理單元，可以實(shí)現(xiàn)大吞吐量、低延時(shí)和確定性延時(shí)特性。這非常適合對(duì)安全性、系統(tǒng)干預(yù)以及引導(dǎo)/自動(dòng)駕駛判斷等有要求的關(guān)鍵系統(tǒng)。系統(tǒng)能夠靈活
關(guān)鍵字： FPGA 汽車(chē)電子

解析高速ADC和DAC與FPGA的配合使用

　　許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA，原因是FPGA有大量的專(zhuān)用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線(xiàn)算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進(jìn)行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內(nèi)建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。通常情況下，這些轉(zhuǎn)換器的采樣率都達(dá)到了GHz的級(jí)別。對(duì)工程師團(tuán)隊(duì)來(lái)說(shuō)，除了混合信號(hào)電路板布局之外，理解和使用這些高性能的設(shè)備也是一個(gè)挑戰(zhàn)。　　
關(guān)鍵字： ADC DAC FPGA

一種于FPGA的多通道頻率測(cè)量系統(tǒng)設(shè)計(jì)

　　摘要：設(shè)計(jì)了一種多通道頻率測(cè)量系統(tǒng)。系統(tǒng)由模擬開(kāi)關(guān)、信號(hào)調(diào)理電路、FPGA、總線(xiàn)驅(qū)動(dòng)電路構(gòu)成，實(shí)現(xiàn)對(duì)頻率信號(hào)的分壓、放大、濾波、比較、測(cè)量，具備回路自測(cè)試功能，可與主設(shè)備進(jìn)行數(shù)據(jù)交互，具有精度高、可擴(kuò)展、易維護(hù)的特點(diǎn)，有一定的工程應(yīng)用價(jià)值。　　頻率測(cè)量電路是很多檢測(cè)與控制系統(tǒng)的重要組成部分，在航空機(jī)載計(jì)算機(jī)領(lǐng)域具有廣泛的應(yīng)用環(huán)境。隨著檢測(cè)與控制系統(tǒng)復(fù)雜程度的提高，頻率測(cè)量電路也被提出了新的要求，例如多通道實(shí)時(shí)采集、高精度測(cè)量等。FPGA的特點(diǎn)是完全由用戶(hù)通過(guò)軟件進(jìn)行配置和編程，從而完成某種特定的功
關(guān)鍵字： FPGA 頻率測(cè)量可編程邏輯

一款四象限 DC/DC 開(kāi)關(guān)穩(wěn)壓器的實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DC/DC轉(zhuǎn)換器 FPGA NMOS 開(kāi)關(guān)穩(wěn)壓器