<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga:quartusⅡ

          淺談FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)

          • ASIC 和 FPGA 具有不同的價(jià)值主張,選擇其中之一之前,一定要對(duì)其進(jìn)行仔細(xì)評(píng)估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)。FPGA 和 ASIC 的設(shè)計(jì)優(yōu)勢(shì)比較FPGA 的設(shè)計(jì)優(yōu)勢(shì)更快的面市時(shí)間 - 無(wú)需布
          • 關(guān)鍵字: FPGA  ASIC    

          FPGA設(shè)計(jì)時(shí)常用的開(kāi)發(fā)工具

          • FPGA開(kāi)發(fā)工具包括軟件工具和硬件工具兩種。其中硬件工具主要是FPGA廠(chǎng)商或第三方廠(chǎng)商開(kāi)發(fā)的FPGA開(kāi)發(fā)板及其下載線(xiàn),另外還包括示波器、邏輯分析儀等板級(jí)的調(diào)試儀器。在軟件方面,針對(duì)FPGA設(shè)計(jì)的各個(gè)階段,F(xiàn)PGA廠(chǎng)商和ED
          • 關(guān)鍵字: FPGA  計(jì)時(shí)  開(kāi)發(fā)工具    

          淺談FPGA基礎(chǔ)入門(mén)相關(guān)知識(shí)

          • 很多人對(duì)于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來(lái)的時(shí)候,多多少少有些迷惑,怎么 出現(xiàn)配置芯片了,為什么要用不同的下載電纜,不同的下載模式?我就自己知道的一點(diǎn)東西談一些個(gè)人的見(jiàn)解,并發(fā)一些資料.有問(wèn)題大家也一起討
          • 關(guān)鍵字: FPGA  基礎(chǔ)  入門(mén)  相關(guān)知識(shí)    

          賽靈思Virtex-5 FPGA的LTE仿真器的實(shí)現(xiàn)步驟

          • 功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無(wú)線(xiàn)測(cè)試設(shè)備。長(zhǎng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn),它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比,除采用高
          • 關(guān)鍵字: Virtex  FPGA  LTE  賽靈思    

          FPGA+POWER PC架構(gòu)的實(shí)時(shí)飛行試驗(yàn)振動(dòng)數(shù)據(jù)分析系統(tǒng)

          • 引言在飛行試驗(yàn)過(guò)程中,飛行試驗(yàn)安全監(jiān)控對(duì)飛行試驗(yàn)的安全起著至關(guān)重要的作用。飛行試驗(yàn)本身具有相當(dāng)?shù)娘L(fēng)險(xiǎn)性,危及飛機(jī)和試飛員安全的因素錯(cuò)綜復(fù)雜、涉及面廣,不但包含飛機(jī)本身的因素,還包括許多外界條件。由于不
          • 關(guān)鍵字: POWER  FPGA  PC架構(gòu)  飛行    

          Verilog HDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應(yīng)用

          • 1 引言近30年來(lái),由于微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展,給EDA(電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來(lái)了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后,電子系統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式。可以說(shuō)
          • 關(guān)鍵字: Verilog  FPGA  CPLD  HDL    

          關(guān)于交換位技術(shù)如何改進(jìn)FPGA-PWM計(jì)數(shù)器性能

          • 簡(jiǎn)單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低。當(dāng)需要一些模擬輸出和系統(tǒng)中有FPGA時(shí),很可能選擇使用如圖1的PWM模塊和簡(jiǎn)單低通濾波器。FPGA的輸出是固定頻率、計(jì)數(shù)器和數(shù)字比較器使占空比可變的典型波形
          • 關(guān)鍵字: FPGA-PWM  計(jì)數(shù)器  性能    

          淺談關(guān)于FPGA開(kāi)發(fā)的基本流程

          • FPGA是可編程芯片,因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、 存儲(chǔ)器、輸入輸出接口電路以及其他設(shè)備,軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序。目前微電子技術(shù)已經(jīng)發(fā)展到
          • 關(guān)鍵字: FPGA  基本流程    

          淺析FPGA的基本特點(diǎn)及應(yīng)用

          • FPGA的基本特點(diǎn)1)采用FPGA設(shè)計(jì)ASIC電路(專(zhuān)用集成電路),用戶(hù)不需要投片生產(chǎn),就能得到合用的芯片。2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。3)FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。4)FPGA是ASIC電路中設(shè)計(jì)周期
          • 關(guān)鍵字: FPGA    

          FPGA工作原理及其簡(jiǎn)介

          • FPGA工作原理FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念,內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block)、輸出輸入模塊IOB(Input Output Block)和內(nèi)部連線(xiàn)(Interconnect)三個(gè)部分。 現(xiàn)場(chǎng)可編
          • 關(guān)鍵字: FPGA  工作原理    

          在數(shù)字電路設(shè)計(jì)方案中DSP與FPGA的比較與選擇

          • 在數(shù)字電路設(shè)計(jì)方案中DSP與FPGA的比較與選擇,數(shù)字信號(hào)處理技術(shù)和大規(guī)模集成電路技術(shù)的迅猛發(fā)展,為我們?cè)O(shè)計(jì)數(shù)字電路提供了新思路和新方法。當(dāng)前數(shù)字系統(tǒng)設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。DSP和FPGA技術(shù)的發(fā)展使這一趨勢(shì)成為可能和必然。和計(jì)
          • 關(guān)鍵字: 比較  選擇  FPGA  DSP  電路設(shè)計(jì)  方案  數(shù)字  

          基于FPGA的正交相干檢波方法實(shí)現(xiàn)

          • 基于FPGA的正交相干檢波方法實(shí)現(xiàn),引言現(xiàn)代雷達(dá)普遍采用相參信號(hào)來(lái)進(jìn)行處理,而如何獲得高精度基帶數(shù)字正交(I,Q)信號(hào)是整個(gè)系統(tǒng)信號(hào)處理成敗的關(guān)鍵。傳統(tǒng)的做法是采用模擬相位檢波器來(lái)得到I、Q信號(hào),其正交性能一般為:幅度平衡在2%左右,相位正交誤
          • 關(guān)鍵字: 方法  實(shí)現(xiàn)  相干  正交  FPGA  基于  

          基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計(jì)

          • 基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計(jì),引言本文探討在Virtex-5 FPGA中實(shí)現(xiàn)設(shè)計(jì)的一些難題,然后用一個(gè)項(xiàng)目作為示范來(lái)詳解充分利用其功能集的技法。設(shè)計(jì)過(guò)程包括幾個(gè)步驟,從針對(duì)應(yīng)用選擇適合的Virtex-5開(kāi)始。為便于本文敘述,我們假定IP模塊已經(jīng)過(guò)匯編,并
          • 關(guān)鍵字: 系統(tǒng)  方案設(shè)計(jì)  監(jiān)視  音視頻  Virtex-5  FPGA  基于  

          在高清圖像處理中FPGA的作用

          • 在高清圖像處理中FPGA的作用,從模擬廣播向數(shù)字廣播的轉(zhuǎn)變?yōu)闃I(yè)界提供了令人振奮的新服務(wù)和掙錢(qián)機(jī)會(huì),而OEM廠(chǎng)商之間為生產(chǎn)更有價(jià)格吸引力的系統(tǒng)而進(jìn)行的競(jìng)爭(zhēng)也非常激烈。然而,正如許多其它技術(shù)轉(zhuǎn)變時(shí)所面臨的情況一樣,各個(gè)企業(yè)為競(jìng)爭(zhēng)市場(chǎng)領(lǐng)導(dǎo)地位
          • 關(guān)鍵字: 作用  FPGA  圖像處理  高清  

          基于FPGA的抗SEU存儲(chǔ)器的設(shè)計(jì)實(shí)現(xiàn)

          • 基于FPGA的抗SEU存儲(chǔ)器的設(shè)計(jì)實(shí)現(xiàn),O 引言隨著我國(guó)航空航天事業(yè)的迅猛發(fā)展,衛(wèi)星的應(yīng)用越來(lái)越廣泛。然而,太空環(huán)境復(fù)雜多變,其中存在著各種宇宙射線(xiàn)與高能帶電粒子,它們對(duì)運(yùn)行于其中的電子器件會(huì)產(chǎn)生各種輻射效應(yīng)。輻射效應(yīng)對(duì)電子器件的影響不可忽視
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  存儲(chǔ)器  SEU  FPGA  的抗  基于  
          共6368條 203/425 |‹ « 201 202 203 204 205 206 207 208 209 210 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();