<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga:quartusⅡ

          基于FPGA參數(shù)關(guān)聯(lián)比較器的預(yù)分選器設(shè)計(jì)

          • 引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜,信號(hào)日趨密集,新體制雷達(dá)不斷出現(xiàn),雷達(dá)信號(hào)的各個(gè)參數(shù)以各種規(guī)律變化,因...
          • 關(guān)鍵字: FPGA  預(yù)分選器  關(guān)聯(lián)比較器  

          利用電源模塊簡(jiǎn)化設(shè)計(jì)減少元件數(shù)量和空間需求

          •  工程師和設(shè)計(jì)人員為了滿足產(chǎn)品的最后期限要求,需要始終將重點(diǎn)放在最重要的核心架構(gòu)系統(tǒng)設(shè)計(jì)方面。采用FPGA、DSP或微處理器設(shè)計(jì)是設(shè)計(jì)的關(guān)鍵部分,也最花費(fèi)時(shí)間。系統(tǒng)級(jí)設(shè)計(jì)人員可以通過(guò)將主要精力集中于系統(tǒng)設(shè)計(jì)而受
          • 關(guān)鍵字: 電源  DC-DC  FPGA  DSP  

          自動(dòng)售貨機(jī)控制模塊VHDL程序設(shè)計(jì)及FPGA實(shí)現(xiàn)

          • 近年來(lái),隨著集成電路技術(shù)的迅猛發(fā)展,特別是可編程邏輯器件的高速發(fā)展,EDA(ElectronicDesignAutomatio...
          • 關(guān)鍵字: EDA  FPGA  VHDL  Quartus  

          利用FPGA來(lái)實(shí)現(xiàn)RC6算法的設(shè)計(jì)與研究

          • 利用FPGA來(lái)實(shí)現(xiàn)RC6算法的設(shè)計(jì)與研究,引 言  RC6是作為AES(Advanced Encryption Standard)的候選算法提交給NIST(美國(guó)國(guó)家標(biāo)準(zhǔn)局)的一種新的分組密碼。它是在RC5的基礎(chǔ)上設(shè)計(jì)的,以更好地符合AES的要求,且提高了安全性,增強(qiáng)了性能。根據(jù)AES的要求,一
          • 關(guān)鍵字: 設(shè)計(jì)  研究  算法  RC6  FPGA  實(shí)現(xiàn)  利用  

          面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù)

          • 面向ASIC和FPGA設(shè)計(jì)的多點(diǎn)綜合技術(shù),隨著設(shè)計(jì)復(fù)雜性增加,傳統(tǒng)的綜合方法面臨越來(lái)越大的挑戰(zhàn)。為此,Synplicity公司開(kāi)發(fā)了同時(shí)適用于FPGA或 ASIC設(shè)計(jì)的多點(diǎn)綜合技術(shù),它集成了“自上而下”與“自下而上”綜合方法的優(yōu)勢(shì),能提供高結(jié)
          • 關(guān)鍵字: 綜合  技術(shù)  設(shè)計(jì)  FPGA  ASIC  面向  

          基于FPGA的空間存儲(chǔ)器糾錯(cuò)系統(tǒng)的設(shè)計(jì)研究

          • 基于FPGA的空間存儲(chǔ)器糾錯(cuò)系統(tǒng)的設(shè)計(jì)研究, 1、引言  阿爾法磁譜儀(Alpha Magnetic Spectrometer,AMS)實(shí)驗(yàn)室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個(gè)國(guó)家和地區(qū)共300多名科學(xué)家參加的大型國(guó)際合作項(xiàng)目。它是國(guó)際空間站上唯一大型物理實(shí)驗(yàn),是人類第
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  研究  糾錯(cuò)  存儲(chǔ)器  FPGA  空間  基于  

          一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究

          • 一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究,超聲波是一種機(jī)械波,機(jī)械振動(dòng)與波動(dòng)是超聲波探傷的物理基礎(chǔ)。超聲波在媒介中傳播,有波的疊加、反射、折射、透射、衍射、散射及吸收衰減等特性,一般遵循幾何光學(xué)的原則。A超探傷儀采用幅度調(diào)制(Amplitude Modulat
          • 關(guān)鍵字: 系統(tǒng)  研究  探傷  數(shù)字式  FPGA  基于  

          基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)方案

          • 基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)方案, 1 引言  在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式,該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會(huì)(ETSI)制訂,以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計(jì)方案以FPGA為核心器件,制作
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  方案  發(fā)送  傳輸  FPGA  視頻  基于  

          具有低功耗意識(shí)的FPGA設(shè)計(jì)方法

          • 具有低功耗意識(shí)的FPGA設(shè)計(jì)方法, 工業(yè)、汽車電子、軍事, 甚至商業(yè)類客戶都會(huì)對(duì)系統(tǒng)的溫度和運(yùn)行模式的概況有規(guī)定。這些概況指引我們?cè)谠O(shè)計(jì)時(shí)要注意哪些地方以及精力該如何分配。IGLOO器件的低功耗工藝和硅片設(shè)計(jì)由Actel來(lái)保證,用戶所要關(guān)注的是:
          • 關(guān)鍵字: 設(shè)計(jì)  方法  FPGA  意識(shí)  功耗  具有  

          基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案

          • 基于FPGA的高精度相位測(cè)量?jī)x的設(shè)計(jì)方案,引言  隨著集成電路的發(fā)展,利用大規(guī)模集成電路來(lái)完成各種高速、高精度電子儀器的設(shè)計(jì)已經(jīng)成為一種行之有效的方法。采用這種技術(shù)制成的電子儀器電路結(jié)構(gòu)簡(jiǎn)單、性能可靠、測(cè)量精確且易于調(diào)試。本文采用AlteraCyclon
          • 關(guān)鍵字: 設(shè)計(jì)  方案  測(cè)量?jī)x  相位  FPGA  高精度  基于  

          Verilog HDL與VHDL及FPGA的比較分析

          • Verilog HDL與VHDL及FPGA的比較分析, Verilog HDL  優(yōu)點(diǎn):類似C語(yǔ)言,上手容易,靈活。大小寫(xiě)敏感。在寫(xiě)激勵(lì)和建模方面有優(yōu)勢(shì)?! ∪秉c(diǎn):很多錯(cuò)誤在編譯的時(shí)候不能被發(fā)現(xiàn)。  VHDL  優(yōu)點(diǎn):語(yǔ)法嚴(yán)謹(jǐn),層次結(jié)構(gòu)清晰。  缺點(diǎn):熟悉時(shí)間長(zhǎng),不夠靈
          • 關(guān)鍵字: 比較  分析  FPGA  VHDL  HDL  Verilog  

          基于Altera FPGA的千兆以太網(wǎng)實(shí)現(xiàn)方案

          • 1 引言  在系統(tǒng)設(shè)備不斷向小型化、集成化、網(wǎng)絡(luò)化發(fā)展的今天,嵌入式開(kāi)發(fā)成為新技術(shù)發(fā)展的最前沿,改變著系統(tǒng)的整體結(jié)構(gòu)。FPGA由于其自身特點(diǎn),成為嵌入式開(kāi)發(fā)的最佳平臺(tái)。Altera公司結(jié)合其最新一代高端器件推出了
          • 關(guān)鍵字: 實(shí)現(xiàn)  方案  以太網(wǎng)  千兆  Altera  FPGA  基于  

          FPGA與GPS-OEM板的串行通訊系統(tǒng)設(shè)計(jì)

          • 0 引言  全球定位系統(tǒng)(Global Positioning System簡(jiǎn)稱GPS)是美國(guó)第二代衛(wèi)星導(dǎo)航系統(tǒng)。它是在子午儀衛(wèi)星導(dǎo)航系統(tǒng)的基礎(chǔ)上發(fā)展起來(lái)的,GPS能提供全天候、連續(xù)、實(shí)時(shí)高精度導(dǎo)航參數(shù),可實(shí)現(xiàn)三維定位,并可提供精確的時(shí)
          • 關(guān)鍵字: 設(shè)計(jì)  通訊系統(tǒng)  串行  GPS-OEM  FPGA  

          基于PowerPC的光纖通道接口卡設(shè)計(jì)

          • 摘要:介紹了模塊化光纖通道協(xié)議功能。采用新一代嵌入式處理器PowerPC440,搭建光纖通道接口卡的SOPC系統(tǒng),實(shí)現(xiàn)了光纖通道協(xié)議的基本功能,為基于PowerPC的嵌入式系統(tǒng)設(shè)計(jì)應(yīng)用提供了參考。
            關(guān)鍵詞:PowerPC440;
          • 關(guān)鍵字: FPGA  

          一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)

          • 摘要: 針對(duì)在自動(dòng)控制系統(tǒng)設(shè)計(jì)領(lǐng)域和通信領(lǐng)域中有著廣泛運(yùn)用的AD7862芯片, 介紹了一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)。闡述了AD7862的特點(diǎn)及基本功能, 以及基于這些功能特點(diǎn)的驅(qū)動(dòng)時(shí)序, 并以此時(shí)序?yàn)榛A(chǔ)在FPGA 芯
          • 關(guān)鍵字: FPGA  驅(qū)動(dòng)  接口電路    
          共6368條 286/425 |‹ « 284 285 286 287 288 289 290 291 292 293 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();