<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

          如何定義RFID標(biāo)簽和讀卡器

          • 作為在供應(yīng)鏈上跟蹤產(chǎn)品的一種手段,RFID在訪問控制和越來越多的傳統(tǒng)應(yīng)用(如售票)中迅速得到采用。RFID系統(tǒng)一...
          • 關(guān)鍵字: RFID  標(biāo)簽  讀卡器  TCP/IP  FPGA  

          Xilinx推出ISE設(shè)計(jì)套件11.1版本

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布正式推出ISE® 設(shè)計(jì)套件11.1版本(ISE® Design Suite 11.1)。這一FPGA設(shè)計(jì)解決方案在業(yè)界率先為邏輯、數(shù)字信號處理、嵌入式處理以及系統(tǒng)級設(shè)計(jì)提供了完全可互操作的領(lǐng)域?qū)S迷O(shè)計(jì)流程和工具配置。 該新版本為面向多種市場和應(yīng)用的基于FPGA的片上系統(tǒng)解決方案提供了更簡單、更智能的設(shè)計(jì)方法。賽靈思公司致力于為設(shè)計(jì)人員提供目標(biāo)設(shè)計(jì)平臺,而ISE 設(shè)計(jì)套件 11.1版本的推出是一個(gè)重要的里程碑。   為更好地滿足當(dāng)前異常多
          • 關(guān)鍵字: Xilinx  FPGA  嵌入式  

          賽靈思ISE 11.1 量身打造四種工具流程

          基于FPGA和LVDS技術(shù)的光纜傳輸技術(shù)

          • 為了解決彈上記錄器和地面測試臺之間高速數(shù)據(jù)流遠(yuǎn)距離傳輸問題,提出一種利用低電壓差分信號(LVDS)接口器件實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)距離傳輸?shù)脑O(shè)計(jì)方案。實(shí)驗(yàn)證明該方案傳輸速度達(dá)到20 Mh/s,傳輸距離達(dá)到300 m,傳輸速度和傳輸距離得到顯著提高。該優(yōu)秀的長線傳輸技術(shù)已成功應(yīng)用于在某項(xiàng)目中。
          • 關(guān)鍵字: FPGA  LVDS  光纜  傳輸技術(shù)    

          LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真

          • 摘 要:采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒,選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個(gè)原型,通過這個(gè)原型對硬件性能進(jìn)行仿真,并且還可以在
          • 關(guān)鍵字: LEON2  FPGA  CPU  應(yīng)用于    

          FPGA引腳信號指配的幾個(gè)原則

          • 現(xiàn)在的FPGA正變得越來越復(fù)雜,向引腳分配信號的任務(wù)曾經(jīng)很簡單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳...
          • 關(guān)鍵字: 引腳信號指配  FPGA  單極信號  

          采用創(chuàng)新降耗技術(shù)應(yīng)對FPGA靜態(tài)和動態(tài)功耗的挑戰(zhàn)

          • 傳統(tǒng)上,數(shù)字邏輯并不耗費(fèi)大量靜態(tài)功耗,但隨著工藝節(jié)點(diǎn)的不斷精微,這一情況在發(fā)生顯著變化。現(xiàn)在,隨著工藝尺度的...
          • 關(guān)鍵字: FPGA  動態(tài)功耗  動態(tài)功耗  Stratix  

          利用低成本FPGA設(shè)計(jì)下一代游戲控制臺

          • 游戲控制臺設(shè)計(jì)者必須在實(shí)現(xiàn)系統(tǒng)的多功能、可靠性和低成本之間尋找平衡。市場壓力經(jīng)常迫使最初的控制臺價(jià)格...
          • 關(guān)鍵字: FPGA  游戲控制臺  DSP  

          基于Verilog的FPGA與USB 2.0高速接口設(shè)計(jì)

          • 0 引 言
            USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范,它具有數(shù)據(jù)傳輸速度快,成本低,可靠性高,支持即插即用和熱插拔等優(yōu)點(diǎn),迅速得到廣泛應(yīng)用。
            在高速的數(shù)
          • 關(guān)鍵字: Verilog  FPGA  USB  高速接口    

          基于FPGA的UART模塊的設(shè)計(jì)

          • 0 引 言
            在計(jì)算機(jī)的數(shù)據(jù)通信中,外設(shè)一般不能與計(jì)算機(jī)直接相連,它們之間的信息交換主要存在以下問題:
            (1)速度不匹配。外設(shè)的工作速度和計(jì)算機(jī)的工作速度不一樣,而且外設(shè)之間的工作速度差異也比較大。
          • 關(guān)鍵字: FPGA  UART  模塊    

          基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

          基于FPGA的LVDS高速差分板間接口應(yīng)用

          • 隨著ADC器件速率的提高以及FPGA、DSP器件運(yùn)算速度的提升,高速AD和信號處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸,原來廣泛應(yīng)用CPCI以及FDPD高速總線的帶寬已經(jīng)無法滿足寬帶接收機(jī)的數(shù)據(jù)傳輸速率要求,成為影響接收機(jī)性能的新瓶頸。針對這一情況,提出了一種基于LVDS差分接口的DDR傳輸接口,解決了這一瓶頸,并且在實(shí)際硬件平臺上進(jìn)行了FPGA實(shí)現(xiàn),達(dá)到了18.4 Gbit/s的接口速率。
          • 關(guān)鍵字: FPGA  LVDS  差分板  接口應(yīng)用    

          步進(jìn)電機(jī)控制器的FPGA實(shí)現(xiàn)

          • O 引 言
            隨著步進(jìn)電機(jī)廣泛地應(yīng)用于數(shù)字控制系統(tǒng)中作為伺服元件,步進(jìn)電機(jī)在實(shí)時(shí)性和靈活性等性能上的要求越來越高。那么如何靈活、有效地控制步進(jìn)電機(jī)的運(yùn)轉(zhuǎn)成為研究的主要方向。這里采用現(xiàn)場可編程邏輯門陣列(
          • 關(guān)鍵字: FPGA  步進(jìn)電機(jī)  控制器    

          基于FPGA的圖像采集模塊的設(shè)計(jì)

          • 針對傳統(tǒng)的PCI圖像采集卡的弊端,采用OV7620和Cyclone系列FPGA設(shè)計(jì)了適用于便攜式嵌入式系統(tǒng)的圖像采集模塊。該模塊采用“乒乓模式”設(shè)計(jì)思想,具有8 Mbit的高速緩存空間,并利用嵌入式邏輯分析儀對原始圖像數(shù)據(jù)的采集和緩存。系統(tǒng)實(shí)現(xiàn)圖像原始數(shù)據(jù)的采集和緩存,保證圖像數(shù)據(jù)的連續(xù)和完整性,該系統(tǒng)外部接口電路簡單,便于使用和移植,具有體積小、功耗低、速度快等優(yōu)點(diǎn),可應(yīng)用于便攜式設(shè)備的圖像采集。
          • 關(guān)鍵字: FPGA  圖像采集  模塊    

          Laplacian圖像邊緣檢測器的FPGA實(shí)現(xiàn)研究

          • 介紹了Laplacian邊緣檢測算法模型,邊緣檢測工作流程,分布式運(yùn)算原理,闡述了用FPGA實(shí)現(xiàn)的一個(gè)Lapla―cian圖像邊緣檢測器的設(shè)計(jì),包括系統(tǒng)總體設(shè)計(jì),主要模塊的設(shè)計(jì)思想和系統(tǒng)仿真結(jié)果。該檢測器采用了流水式數(shù)據(jù)輸入和高速分布式卷積運(yùn)算等技術(shù),具有良好的實(shí)時(shí)處理性能,若系統(tǒng)工作時(shí)鐘為100 MHz,則處理一幅1024×1024的圖像的時(shí)間僅需0.01 s左右。
          • 關(guān)鍵字: Laplacian  FPGA  圖像邊緣  檢測器    
          共6368條 358/425 |‹ « 356 357 358 359 360 361 362 363 364 365 » ›|

          fpga:quartusⅡ介紹

          您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
          歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA:QuartusⅡ    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();