<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-nios

          多波形雷達(dá)回波中頻模擬器方案

          • 引言在各型雷達(dá)導(dǎo)引頭的研制開(kāi)發(fā)中,經(jīng)常需要多次試驗(yàn)以檢驗(yàn)雷達(dá)對(duì)目標(biāo)回波信號(hào)的分析處理性能。然而...
          • 關(guān)鍵字: 雷達(dá)  中頻模擬器  FPGA  DSP  

          基于Virtex-5 FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:作為高傳輸速率和低設(shè)計(jì)成本的傳輸技術(shù),串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域,并已成為業(yè)界首選。在此基...
          • 關(guān)鍵字: FPGA  高速串行傳輸  

          FPGA實(shí)現(xiàn)32階FIR數(shù)字濾波器的硬件電路方案

          • 隨著軟件無(wú)線電的發(fā)展,對(duì)于濾波器的處理速度要求越來(lái)越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器,但是DSP...
          • 關(guān)鍵字: 線性相位  濾波器  FPGA  

          Altera發(fā)售世界上第一款支持28-Gbps的FPGA

          • 2011年8月25號(hào),北京——Altera公司(NASDAQ: ALTR)今天宣布開(kāi)始發(fā)售世界上第一款具有28-Gbps收發(fā)器的FPGA。Stratix V GT器件是業(yè)界目前為止帶寬最大、性能最好的FPGA。這一業(yè)界領(lǐng)先的創(chuàng)新Stratix V GT FPGA技術(shù)為前沿通信系統(tǒng)設(shè)計(jì)人員量身定做,幫助他們盡快實(shí)現(xiàn)市場(chǎng)解決方案,以滿足越來(lái)越高的網(wǎng)絡(luò)帶寬要求。
          • 關(guān)鍵字: Altera  FPGA  

          NEC終于為IC設(shè)計(jì)發(fā)布了CyberWorkBench

          • NEC公司推出了基于其C - CyberWorkBench設(shè)計(jì)平臺(tái),專用FPGA設(shè)計(jì)平臺(tái)版本為商業(yè)銷售。
          • 關(guān)鍵字: NEC  FPGA  

          基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì)

          • 基于CY7C68013A和FPGA的ADSP-TS101擴(kuò)展USB接口設(shè)計(jì),ADI公司的DSP器件(ADSP-TS101)具有浮點(diǎn)實(shí)時(shí)處理能力強(qiáng)、并行性好等優(yōu)點(diǎn),從而廣泛被彈載信號(hào)處理系統(tǒng)選用。其作為彈載主處理器,在導(dǎo)彈的系統(tǒng)試驗(yàn)中,需要利用上位機(jī)對(duì)其中的大數(shù)據(jù)量的軟件變量進(jìn)行實(shí)時(shí)監(jiān)控和記錄,
          • 關(guān)鍵字: USB  接口  設(shè)計(jì)  擴(kuò)展  ADSP-TS101  CY7C68013A  FPGA  基于  

          基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng)

          • 基于Spartan-6 FPGA的可擴(kuò)展驅(qū)動(dòng)控制系統(tǒng),許多情況下驅(qū)動(dòng)器只是大規(guī)模工藝的一個(gè)組件,因此互操作性也是一項(xiàng)關(guān)鍵的設(shè)計(jì)要求。而影響這種要求的關(guān)鍵因素是工業(yè)網(wǎng)絡(luò)協(xié)議的寬度(即現(xiàn)場(chǎng)總線)和相關(guān)器件特性,因?yàn)樗鼈冇脕?lái)標(biāo)準(zhǔn)化驅(qū)動(dòng)器在網(wǎng)絡(luò)中的表達(dá)?,F(xiàn)場(chǎng)總線(比
          • 關(guān)鍵字: 驅(qū)動(dòng)  控制系統(tǒng)  擴(kuò)展  FPGA  Spartan-6  基于  

          基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)

          • 基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng),目前的圖像壓縮存儲(chǔ)方案大都無(wú)法支持高分辨率圖像。另外,在一些DSP解決方案中,因?yàn)镈SP接口不靈活以及DSP本身處理能力的限制,很難支持高分辨圖像壓縮?! ”驹O(shè)計(jì)開(kāi)發(fā)出了一套基于雙FPGA+ARM架構(gòu)的高速計(jì)算機(jī)屏幕圖
          • 關(guān)鍵字: 壓縮  系統(tǒng)  圖像  架構(gòu)  FPGA  ARM  基于  

          基于FPGA PCI的并行計(jì)算平臺(tái)實(shí)

          • 基于FPGA PCI的并行計(jì)算平臺(tái)實(shí),本文介紹的基于PCI總線的FPGA計(jì)算平臺(tái)的系統(tǒng)實(shí)現(xiàn):通過(guò)在PC機(jī)上插入擴(kuò)展PCI卡,對(duì)算法進(jìn)行針對(duì)并行運(yùn)算的設(shè)計(jì),提升普通PC機(jī)對(duì)大計(jì)算量數(shù)字信號(hào)的處理速度。本設(shè)計(jì)采用5片F(xiàn)PGA芯片及相關(guān)周邊芯片設(shè)計(jì)實(shí)現(xiàn)這一并行高速
          • 關(guān)鍵字: 計(jì)算  平臺(tái)  并行  PCI  FPGA  基于  

          NEC推出大規(guī)模集成電路設(shè)計(jì)工具CyberWorkBench

          • 近日,NEC 推出了半導(dǎo)體設(shè)計(jì)高階綜合工具CyberWorkBench的FPGA專用版。CyberWorkBench是NEC開(kāi)發(fā)的以C語(yǔ)言為基礎(chǔ)的LSI(注1)設(shè)計(jì)工具。該工具以ANSI-C、SystemC等C語(yǔ)言程序作為輸入,以自動(dòng)生成高性能和高質(zhì)量的電路的合成工具為中心,具備與軟件協(xié)調(diào)的高速驗(yàn)證環(huán)境、源碼調(diào)試功能、形式屬性驗(yàn)證等豐富的驗(yàn)證功能,從而實(shí)現(xiàn) All-in-C 。通常在設(shè)計(jì)LSI時(shí),要使用硬件專用的描述語(yǔ)言HDL(注2),而使用CyberWorkBench,由于可以輸入C語(yǔ)言,從而使設(shè)計(jì)描述
          • 關(guān)鍵字: NEC  FPGA  

          基于FPGA的二次群數(shù)字信號(hào)分接部分功能實(shí)現(xiàn)

          • 基于FPGA的二次群數(shù)字信號(hào)分接部分功能實(shí)現(xiàn),1.引言  為了提高傳輸速率,擴(kuò)大通信容量,減少信道數(shù)量,通常把多路信號(hào)復(fù)用成一路信號(hào)進(jìn)行傳輸。在多種復(fù)用方式中,時(shí)分復(fù)用是一種常用的方式。時(shí)分復(fù)用是多路信號(hào)按照時(shí)間間隔共享一路信道進(jìn)行傳輸。復(fù)接是把多
          • 關(guān)鍵字: 功能  實(shí)現(xiàn)  部分  信號(hào)  FPGA  數(shù)字  基于  

          基于FPGA直接序列擴(kuò)頻系統(tǒng)的設(shè)計(jì)

          • 摘要 針對(duì)一般無(wú)線通信系統(tǒng)抗干擾、抗噪聲以及抗多徑性能力差的缺點(diǎn),提出了一種基于FPGA的直接序列擴(kuò)頻系統(tǒng)設(shè)計(jì)。該設(shè)計(jì)采用63位的pn碼作為擴(kuò)頻調(diào)制的碼序列,在發(fā)送端,對(duì)信息碼進(jìn)行擴(kuò)頻調(diào)制;在接收端,對(duì)收到的擴(kuò)
          • 關(guān)鍵字: FPGA  直接序列  擴(kuò)頻系統(tǒng)    

          運(yùn)用SAD算法降低FPGA資源利用率

          • 介紹如何從比RTL更高層次的抽象層分析資源共享,讓資源占用率比依賴RTL設(shè)計(jì)中的互斥任務(wù)的方法更低。
          • 關(guān)鍵字: FPGA  SAD  算法  資源利用率    

          基于FPGA的高速串行傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:作為高傳輸速率和低設(shè)計(jì)成本的傳輸技術(shù),串行傳輸技術(shù)被廣泛應(yīng)用于高速通信領(lǐng)域,并已成為業(yè)界首選。在此基于對(duì)高速串行傳輸系統(tǒng)的分析,對(duì)實(shí)例進(jìn)行了總體設(shè)計(jì)驗(yàn)證,最終達(dá)到高速傳輸?shù)哪康摹?br />關(guān)鍵詞:FPGA;
          • 關(guān)鍵字: FPGA  高速串行  傳輸系統(tǒng)    

          基于FPGA的通用異步收發(fā)器設(shè)計(jì)

          • 摘要:采用Verilog HDL語(yǔ)言作為硬件功能的描述,運(yùn)用模塊化設(shè)計(jì)方法分別設(shè)計(jì)了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器,并結(jié)合現(xiàn)場(chǎng)可編程門陣列(FPGA)的特點(diǎn),實(shí)現(xiàn)了一個(gè)可移植的UART模塊。該設(shè)計(jì)不
          • 關(guān)鍵字: FPGA  異步收發(fā)器    
          共6475條 263/432 |‹ « 261 262 263 264 265 266 267 268 269 270 » ›|

          fpga-nios介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();