<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga-nios

          基于FPGA多通道同步數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          •  引言  數(shù)據(jù)采集在工業(yè)測(cè)控領(lǐng)域里有廣泛的應(yīng)用,它已成為計(jì)算機(jī)測(cè)控系統(tǒng)的一個(gè)重要的環(huán)節(jié),尤其在設(shè)備故障監(jiān)測(cè)系統(tǒng)中,由于各種設(shè)備的結(jié)構(gòu)復(fù)雜,運(yùn)動(dòng)形式多種多樣,發(fā)生故障的可能部位很難確定,因此我們需要從設(shè)
          • 關(guān)鍵字: FPGA  多通道  同步數(shù)據(jù)采集  系統(tǒng)設(shè)計(jì)    

          NEXYS3 FPGA 開發(fā)平臺(tái)

          • Digilent公司推出了一款新型的基于FPGA的硬件開發(fā)平臺(tái),NEXYSTM3開發(fā)板。此開發(fā)板采用了Xilinx公司最先進(jìn)的Spartan6 FPGA芯片,擁有48M字節(jié)大小的外部存儲(chǔ)器(包括2個(gè)由Micron公司生產(chǎn)的非易失性的相變存儲(chǔ)器)、USB以及以太網(wǎng)接口,還有其他通用的I/O器件。
          • 關(guān)鍵字: Digilent  FPGA  

          基于Nios的溫備份智能容錯(cuò)系統(tǒng)的設(shè)計(jì)

          •  本文提出的軟硬件設(shè)計(jì)思想經(jīng)實(shí)踐證明是可行的,并且在實(shí)際的系統(tǒng)中工作良好。該思想可以進(jìn)一步推廣到多機(jī)容錯(cuò)系統(tǒng)中。在多機(jī)系統(tǒng)中,我們?cè)诙ㄖ坪酶髋_(tái)機(jī)器的工作計(jì)劃后,就可以利用本文提到的給每臺(tái)服務(wù)器一個(gè)計(jì)劃運(yùn)行時(shí)間這一思想來解決實(shí)際問題。另外,使用Nios軟核處理器,可以定制很多的UART口,這一點(diǎn)就遠(yuǎn)遠(yuǎn)優(yōu)于需要擴(kuò)展串口電路的普通單片機(jī),從而在硬件設(shè)計(jì)和軟件設(shè)計(jì)上大大降低了難度。
          • 關(guān)鍵字: Nios  備份  智能容錯(cuò)系    

          基于FPGA的交通燈系統(tǒng)控制設(shè)計(jì)

          • 摘要:為了對(duì)交通燈系統(tǒng)進(jìn)行精確控制,采用FPGA實(shí)驗(yàn)板,在QuartusⅡ軟件環(huán)境下,分別實(shí)現(xiàn)脈沖發(fā)生模塊、狀態(tài)定時(shí)模塊、交通燈顯示模塊、時(shí)間顯示模塊,進(jìn)行仿真實(shí)驗(yàn)和硬件下載,獲得的測(cè)試結(jié)果滿足設(shè)計(jì)要求。由于采用
          • 關(guān)鍵字: FPGA  交通燈  系統(tǒng)  控制設(shè)計(jì)    

          基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)設(shè)計(jì)

          • 摘要:介紹了遠(yuǎn)距離測(cè)溫器的結(jié)構(gòu)組成和工作原理,設(shè)計(jì)了基于FPGA的遠(yuǎn)距離測(cè)溫器數(shù)控系統(tǒng)的數(shù)據(jù)采集與控制系統(tǒng),使用Altera公司的Cyclonell系列的FPGA實(shí)現(xiàn)了包括數(shù)據(jù)采集、數(shù)據(jù)通信等控制功能,著重?cái)⑹隽擞布c軟件的
          • 關(guān)鍵字: FPGA  測(cè)溫器  數(shù)控  系統(tǒng)設(shè)計(jì)    

          基于FPGA的DDS+DPLL跳頻信號(hào)源設(shè)計(jì)

          • 摘要:針對(duì)跳頻通信系統(tǒng)有固有噪聲的特點(diǎn),結(jié)合DDS+DPLL高分辨率、高頻率捷變速度的優(yōu)點(diǎn),并采用Altera公司的Quartus-Ⅱ_10.1軟件進(jìn)行設(shè)計(jì)綜合,提出了一種新型的跳頻信號(hào)源。結(jié)果表明,該設(shè)計(jì)中DPLL時(shí)鐘可達(dá)到12
          • 關(guān)鍵字: FPGA  DPLL  DDS  跳頻信號(hào)源    

          FPGA實(shí)現(xiàn)復(fù)接與分接系統(tǒng)

          • FPGA實(shí)現(xiàn)復(fù)接與分接系統(tǒng),引言  近年來可編程器件的應(yīng)用日益廣泛,使用較多的是現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。FPGA器件性能優(yōu)越,使用方便,成本低廉,投資風(fēng)險(xiǎn)小,使用FPGA設(shè)計(jì)可以完全根據(jù)設(shè)計(jì)者需要開發(fā)ASIC芯片,
          • 關(guān)鍵字: 系統(tǒng)  實(shí)現(xiàn)  FPGA  

          以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功

          • 隨著系統(tǒng)芯片(SoC)設(shè)計(jì)的體積與復(fù)雜度持續(xù)升高,驗(yàn)證作業(yè)變成了瓶頸:占了整個(gè)SoC研發(fā)過程中70% 的時(shí)間。因此,任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證sign-off的方法都是眾人的注目焦點(diǎn)。臺(tái)灣工業(yè)技術(shù)研究院 (工研院
          • 關(guān)鍵字: FPGA  SoC  基礎(chǔ)  電路仿真    

          基于FPGA軟核的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 為解決不同性能指標(biāo)數(shù)據(jù)采集系統(tǒng)開發(fā)時(shí)間較長(zhǎng)的問題,提出了一種將FPGA軟核技術(shù)應(yīng)用于高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的方法。系統(tǒng)以Xilinx公司的FPGA為例設(shè)計(jì)軟核,使用VHDL語言對(duì)軟核進(jìn)行模塊化設(shè)計(jì)。介紹了數(shù)據(jù)采集系統(tǒng)的硬件電路、USB固件程序、USB驅(qū)動(dòng)程序以及LabVIEW上位機(jī)的設(shè)計(jì)。該數(shù)據(jù)采集系統(tǒng)結(jié)構(gòu)可移植性強(qiáng),有利于縮短同類型系統(tǒng)設(shè)計(jì)研發(fā)周期。
          • 關(guān)鍵字: FPGA  軟核  高速數(shù)據(jù)  采集    

          基于FPGA的高清視頻采集與顯示系統(tǒng)設(shè)計(jì)

          • 高清視頻采集與顯示系統(tǒng)設(shè)計(jì)近年來,高清網(wǎng)絡(luò)攝像機(jī)席卷視頻監(jiān)控市場(chǎng),傳統(tǒng)的模擬攝像機(jī)也在尋找新的出路提升圖像質(zhì)量,采用非壓縮方案的高清模擬攝像機(jī)成為首選。一般來說,非壓縮方案的硬件平臺(tái)有DSP或ASIC或FPGA。
          • 關(guān)鍵字: FPGA  高清視頻  采集  顯示系統(tǒng)    

          如何在FPGA中實(shí)現(xiàn)圖像格式轉(zhuǎn)換

          •  首先由同步視頻輸入MegaCore 功能來處理SDI 視頻數(shù)據(jù)。該功能將同步視頻格式數(shù)據(jù)( 例如, BT656 或者DVI) 轉(zhuǎn)換為流控制Avalon 流(Avalon-ST) 視頻協(xié)議,實(shí)現(xiàn)與數(shù)據(jù)通路后面其他視頻處理功能的鏈接?! 〔捎?/li>
          • 關(guān)鍵字: FPGA  圖像格式轉(zhuǎn)換    

          基于89C55和FPGA的頻率特性測(cè)試儀

          • 摘要:為了能夠直接顯示待測(cè)網(wǎng)絡(luò)的幅頻相頻特性,設(shè)計(jì)了一個(gè)以89C55和FPGA構(gòu)成的最小系統(tǒng)為控制核心的頻率特性測(cè)試儀。系統(tǒng)基于DDS(直接數(shù)字頻率合成)原理和多周期同步計(jì)數(shù)相位測(cè)量法,由信號(hào)發(fā)生器,被測(cè)雙T網(wǎng)絡(luò),真
          • 關(guān)鍵字: 89C55  FPGA  頻率特性測(cè)試儀    

          應(yīng)對(duì)功耗挑戰(zhàn):晶體管技術(shù)方案面臨瓶頸

          • 在電費(fèi)占運(yùn)營(yíng)成本 (OPEX) 很大一部分,而運(yùn)營(yíng)成本則占總成本約 70% 的情況下,降低功耗對(duì)運(yùn)營(yíng)商來說已刻不容緩。以前,芯片提供商想辦法通過晶體管和工藝技術(shù)來降低功耗。雖然晶體管是產(chǎn)生功耗的主要原因,但并非唯一因素,而且通過晶體管來降低功耗作用是有限的。
          • 關(guān)鍵字: 賽靈思  FPGA  

          基于FPGA的外部存儲(chǔ)器設(shè)計(jì)

          • 摘要:為了提高雷達(dá)海量數(shù)據(jù)的處理速度,采用FPGA設(shè)計(jì)了一種高速外部存儲(chǔ)器,通過多次實(shí)驗(yàn),驗(yàn)證了設(shè)計(jì)方法的可行性。高速外部存儲(chǔ)器可以有效地提高數(shù)據(jù)存儲(chǔ)速度,節(jié)約讀/寫時(shí)間,從而滿足信號(hào)處理的高速實(shí)時(shí)的要求
          • 關(guān)鍵字: FPGA  外部存儲(chǔ)器    

          FPGA為核心的多功能輸液系統(tǒng)的設(shè)計(jì)

          • FPGA為核心的多功能輸液系統(tǒng)的設(shè)計(jì),今朝醫(yī)護(hù)人員一般不能全程陪護(hù),會(huì)給病人和醫(yī)務(wù)人員帶來良多平安隱患和未便。本文設(shè)計(jì)了一種集輸液節(jié)制、顯示、報(bào)警、語音通信等多種 功能的輸液節(jié)制系統(tǒng)。  1 系統(tǒng)總體設(shè)計(jì)  輸液監(jiān)控系統(tǒng)原理如圖1所示,包括FP
          • 關(guān)鍵字: FPGA  核心  多功能  輸液系統(tǒng)    
          共6475條 264/432 |‹ « 262 263 264 265 266 267 268 269 270 271 » ›|

          fpga-nios介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-nios!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-nios的理解,并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();