<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)?？堎|(zhì)版免費索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga-nios

fpga-nios 文章進入fpga-nios技術(shù)社區(qū)

在FPGA中實現(xiàn)圖像格式轉(zhuǎn)換的參考設(shè)計

引言服務(wù)器、交換機、前端編碼器以及專用演播顯示器等廣播基礎(chǔ)設(shè)備系統(tǒng)支持各種輸入圖像格式，在存儲、...
關(guān)鍵字： FPGA 圖像格式轉(zhuǎn)換 ASSP

基于DVI和FPGA的視頻疊加器設(shè)計

摘要：利用FPGA作為主控單元，以數(shù)字視頻接口DVI為視頻接口、TI公司的TFP401和TFP410為視頻信號的編解碼芯片...
關(guān)鍵字： FPGA 最小化傳輸差分信號

基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計

摘要：為了實現(xiàn)對0～1 MHz的信號進行測量以及顯示的目的，制作了基于SOPC技術(shù)的VGA顯示數(shù)字存儲示波器。采用硬件與軟件相配合的設(shè)計方法，主要模塊有基于FPGA的最小系統(tǒng)模塊、信號調(diào)理電路模塊、AD采樣模塊、觸發(fā)電路
關(guān)鍵字： FPGA VGA 多通道數(shù)字示波器

基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計

摘要：提出采用正則有符號數(shù)字量(CSD)編碼技術(shù)實現(xiàn)FIR濾波器。首先分析了FIR數(shù)字濾波器理論及常用設(shè)計方法的不足，然后介紹了二進制數(shù)的CSD編碼技術(shù)及其特點，給出了其于CSD編碼的定點常系數(shù)FIR濾波器設(shè)計過程，使用
關(guān)鍵字： FPGA FIR 數(shù)字濾波器優(yōu)化設(shè)計

基于FPGA的TCP粘合設(shè)計實現(xiàn)

基于FPGA的TCP粘合設(shè)計實現(xiàn),在應(yīng)用級代理的基礎(chǔ)上，為進一步提高數(shù)據(jù)處理的速度，提出了TCP粘合技術(shù)[1]。該技術(shù)在通信雙方建立通信之初對雙方的握手信號以及通信原語進行分析，獲取必要的信息，決定數(shù)據(jù)的流向，一旦雙方開始通信，該代理就不再
關(guān)鍵字：設(shè)計實現(xiàn) 粘合 TCP FPGA 基于

基于CORDIC算法和FPGA的數(shù)字頻率校正的實現(xiàn)

本文通過對CORDIC算法的工作原理進行分析，給出了基于CORDIC算法和FPGA實現(xiàn)數(shù)字頻率校正的實現(xiàn)方案。仿真結(jié)果證明，該方法可以實現(xiàn)標(biāo)準(zhǔn)的正弦波和余弦波信號，可以直接作為頻偏校正單元來對數(shù)字頻率信號進行校正。
關(guān)鍵字： CORDIC FPGA 算法數(shù)字頻率

基于FPGA-NIOS的多功能留言機設(shè)計

摘要：隨著科技的進步，人們生活中對于聯(lián)絡(luò)的需求越來越高，而傳統(tǒng)基于電話的留言機在沒有手機或電話的情況下具有諸多不便。針對上述需求，設(shè)計了一款應(yīng)用于家庭用戶中的多功能留言機?？紤]到FPGA的諸多特點，采用可
關(guān)鍵字： FPGA-NIOS 多功能留言機

基于FPGA的倏逝波型光纖氣體檢測研究

摘要：文章就光纖氣體傳感器的背景和發(fā)展進行了介紹，并且對倏逝波型的光纖氣體檢測原理進行了分析與研究。設(shè)計了一款基于FPGA的倏逝波型的光纖氣體檢測系統(tǒng)。通過模擬與實驗，提高了檢測靈敏度和響應(yīng)時間，可進行多
關(guān)鍵字： FPGA 倏逝波型光纖氣體檢測

賽靈思強化通信市場競爭力欲成為FPGATOP1供應(yīng)商

　　一直以來，通信都是賽靈思整體業(yè)務(wù)的中流砥柱。今年年初，賽靈思專門成立通信事業(yè)部，并成功完成三起在光網(wǎng)絡(luò)領(lǐng)域的收購，更好地布局通信市場，他們的目標(biāo)是成為華為、中興等通信廠商的FPGATOP1供應(yīng)商。　　2011年發(fā)生的那些兒事和即將發(fā)生的那些事兒無不顯示著賽靈思在通信市場的持續(xù)專注和深耕。
關(guān)鍵字：賽靈思 FPGA 光網(wǎng)絡(luò)

基于FPGA短波差分跳頻信號發(fā)生器的設(shè)計與實現(xiàn)

摘要：差分跳頻(DFH)是一種新的短波跳頻技術(shù)，它主要歸結(jié)為一種G函數(shù)算法，這種G函數(shù)集跳頻圖案、信息調(diào)制與解調(diào)于一體。它的通信機理與常規(guī)跳頻完全不同，較好的解決了數(shù)據(jù)速率和跟蹤、干擾等問題，代表了當(dāng)前短波通
關(guān)鍵字： FPGA 短波差分跳頻信號發(fā)生器

賽靈思Spartan-6 FPGA助力最新NI CompactRIO系統(tǒng)

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在 2011 年 NIWeek 大會期間宣布，美國國家儀器公司 (NI) 推出采用賽靈思旗艦型Spartan?-6 FPGA的業(yè)界首款多核、性能最高的 NI CompactRIO 系統(tǒng)和最小型化的 NI Single-Board RIO器件，進一步豐富了其可重配置 I/O (RIO) 高級控制與監(jiān)控產(chǎn)品系列。
關(guān)鍵字：賽靈思 Spartan-6 FPGA

基于Verilog簡易UART的FPGA/CPLD實現(xiàn)

基于Verilog簡易UART的FPGA/CPLD實現(xiàn),目標(biāo)：在xo640上實現(xiàn)一個簡單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲，用FIFO實現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
關(guān)鍵字： FPGA/CPLD 實現(xiàn) UART 簡易 Verilog 基于

基于FPGA嵌入式系統(tǒng)的雷達目標(biāo)模擬器的設(shè)計

基于FPGA嵌入式系統(tǒng)的雷達目標(biāo)模擬器的設(shè)計,人為地對雷達進行測試時，有時只對雷達的某個和某些參數(shù)感興趣，希望在回波中表征感興趣的參數(shù)強一些，這時就應(yīng)該在回波中去掉雜波和噪聲的影響，而這在實際的外場試飛過程中是不可能實現(xiàn)的，這也是雷達信號模擬器對
關(guān)鍵字：目標(biāo) 模擬器設(shè)計雷達系統(tǒng) FPGA 嵌入式基于

基于FPGA的漢明距離電路的實現(xiàn)

摘要：FPGA既具有門陣列的高邏輯密度和高可靠性，又具有可編程邏輯器件的用戶可編程性，可以減少系統(tǒng)的設(shè)計和維護風(fēng)險，降低產(chǎn)品成本，縮短設(shè)計周期。文中給出了利用FPGA設(shè)計漢明距離的計算電路，同時給出與通過有效
關(guān)鍵字： FPGA 漢明距離電路

基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)

　　引言　　目前，市場上的中小規(guī)模LED顯示系統(tǒng)，一般采用傳統(tǒng)的單片機作為主控芯片。對LED大屏幕顯示屏來說，由于數(shù)據(jù)傳輸量大，要求掃描速度快，而單片機內(nèi)部的資源較少、運行速度較慢，難于滿足系統(tǒng)要求。以FPGA
關(guān)鍵字：顯示屏控制系統(tǒng) 圖文 LED MCU FPGA 基于

共6475條 265/432 |‹ « 263 264 265 266 267 268 269 270 271 272 » ›|

fpga-nios介紹

您好，目前還沒有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。創(chuàng)建詞條

fpga-nios電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga-nios相關(guān)帖子

RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？
到底什么是ASIC和FPGA？

fpga-nios資料下載

萊迪思CertusPro-NX 高級通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
萊迪思CrossLink-NX：用于嵌入式視覺處理的FPGA

fpga-nios專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();