fsp:fpga-pcb 文章 進入fsp:fpga-pcb技術(shù)社區(qū)
基于DSP與FPGA的機器人聲控系統(tǒng)設(shè)計方案
- 1 引言 機器人聽覺系統(tǒng)主要是對人的聲音進行語音識別并做出判斷，然后輸出相應(yīng)的動作指令控制頭部和手臂的動作，傳統(tǒng)的機器人聽覺系統(tǒng)一般是以PC機為平臺對機器人進行控制，其特點是用一臺計算機作為機器人的信息處理核心通過接口電路對機器人進行控制，雖然處理能力比較強大，語音庫比較完備，系統(tǒng)更新以及功能拓展比較容易，但是比較笨重，不利于機器人的小型化和復(fù)雜條件下進行工作，此外功耗大、成本高。 本次設(shè)計采用了性價比較高的數(shù)字信號處理芯片TMS320VC5509作為語音識別處理器，具有較快的處理速度，使
DSP和FPGA在大尺寸激光數(shù)控加工系統(tǒng)中的運用
- 激光切割和雕刻以其精度高、視覺效果好等特性，被廣泛運用于廣告業(yè)和航模制造業(yè)。在大尺寸激光加工系統(tǒng)的開發(fā)過程中，加工速度與加工精度是首先要解決的問題。解決速度問題的一般方法是在電機每次運動前、后設(shè)置加、減速區(qū)，但這會使加工數(shù)據(jù)總量成倍增加。除此之外，龐大的數(shù)據(jù)計算量也需要一個專門的高性能處理器來實現(xiàn)。 FPGA(現(xiàn)場可編程門陣列)在并行信號處理方面具有極大的優(yōu)勢。本系統(tǒng)采用FPGA作為加工數(shù)據(jù)的執(zhí)行器件。這種解決方案突出的特點是讓運動控制的處理部分以獨立的、硬件性方式展開，增加系統(tǒng)的性能和可靠性，
- 關(guān)鍵字： DSP FPGA
零基礎(chǔ)學FPGA （十八） 談可編程邏輯設(shè)計思想與技巧！對您肯定有用！
- 今天給大家?guī)淼氖俏覀冊贔PGA設(shè)計中經(jīng)常要遇到的設(shè)計技巧與思想，即乒乓操作，串并轉(zhuǎn)換，流水線操作和跨時鐘域信號的同步問題。 之前也看過一些書，也在網(wǎng)上找過一些資料，不過小墨發(fā)現(xiàn)大部分都是理論講解，僅僅是給一個框圖就沒事了，或者是好幾個網(wǎng)站的資料都是一樣的，都是復(fù)制的一個地方的，僅僅是講解，沒有實例，要不就是某個網(wǎng)站提供源碼，但是要注冊，還要花什么積分，沒有積分還得要錢...很不利于初學者的學習(人與人之間怎么就不能多點信任呢~還要錢...)。所以小墨想寫這么一篇文章來介紹一下這4種思想，理論部
- 關(guān)鍵字： FPGA 可編程邏輯設(shè)計
【從零開始走進FPGA】 SignalTap II Logic Analyzer
- 一、為啥別忘了我 嵌入式邏輯分析儀—SigbalTap II，是Altera Quartus II 自帶的嵌入式邏輯分析儀，與Modelsim軟件仿真有所不同，是在線式的仿真，更準確的觀察數(shù)據(jù)的變化，方便調(diào)試。 很多學過單片機的孩子認為，單片機可以在線單步調(diào)試，而FPGA是并發(fā)的，不能單步調(diào)試，這使得FPGA的調(diào)試學習帶來了困難。其實這個說法不是完全正確的。別忘了，還有SignalTap II Logic Analyzer。有了這個嵌入式邏輯分析儀，在調(diào)試多通道或單通道數(shù)據(jù)，進
- 關(guān)鍵字： FPGA SignalTap
基于FPGA和51單片機的信號發(fā)生器設(shè)計
- 信號發(fā)生器又稱為波形發(fā)生器是一種常用的信號源并且廣泛應(yīng)用于電子電路、通信、控制和教學實驗等領(lǐng)域的重要儀器之一。為了降低傳統(tǒng)函數(shù)信號發(fā)生器成本，改善信號發(fā)生器低頻穩(wěn)定性。筆者結(jié)合FPGA和51單片機產(chǎn)生0.596 Hz頻率精度函數(shù)信號。筆者設(shè)計通過51單片機控制函數(shù)信號類型以及相關(guān)參數(shù)，用戶可通過按鍵設(shè)置需要的波形、波形幅度、波形頻率以及方波的占空比、相位。本文設(shè)計方案不僅具有良好的經(jīng)濟前景，也可以為當代高等教育深化改革做一個參考方向。 1 系統(tǒng)設(shè)計方案 1.1 系統(tǒng)硬件設(shè)計 本文中設(shè)
- 關(guān)鍵字： FPGA 51單片機
FPGA系統(tǒng)設(shè)計的仿真驗證之： ModelSim仿真工具簡介
- 7.2 ModelSim仿真工具簡介 ModelSim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述語言的仿真軟件，該軟件可以用來實現(xiàn)對設(shè)計的VHDL、Verilog或者是兩種語言混合的程序進行仿真，同時也支持IEEE常見的各種硬件描述語言標準。 無論從友好的使用界面和調(diào)試環(huán)境來看，還是從仿真速度和仿真效果來看，ModelSim都可以算得上是業(yè)界最優(yōu)秀的HDL語言仿真軟件。它是惟一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器，是做FPG
- 關(guān)鍵字： FPGA ModelSim
基于Modelsim FLI接口的FPGA仿真技術(shù)
- 1、Modelsim 及 FLI接口介紹 Modelsim是 Model Technology(Mentor Graphics的子公司)的 HDL 硬件描述語言仿真軟件，可以實現(xiàn) VHDL, Verilog，以及 VHDL-Verilog 混合設(shè)計的仿真。除此之外，Modelsim還能夠與 C 語言一起實現(xiàn)對 HDL 設(shè)計文件的協(xié)同仿真。同時，相對于大多數(shù)的 HDL 仿真軟件來說，Modelsim 在仿真速度上也有明顯優(yōu)勢。這些特點使 Modelsim 越來越受到 EDA設(shè)計者、尤其是 FPGA
- 關(guān)鍵字： Modelsim FPGA
16個信號源設(shè)計匯總，包括無線電、DDS等
- 信號發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號的設(shè)備。在測量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時，以及測量元器件的特性與參數(shù)時，用作測試的信號源或激勵源。 無線電導(dǎo)航數(shù)字信號源的系統(tǒng)設(shè)計，完整參考方案 本無線電導(dǎo)航數(shù)字信號源總體設(shè)計思想采用直接數(shù)字頻率合成器(DDS)技術(shù)，設(shè)計精確的時鐘參考源精度、頻率和相位累加器字長和正弦波函數(shù)表，實現(xiàn)研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長和頻率精度的調(diào)制正弦信號形式。 基于DDFS的程控音頻儀器測試信號源
- 關(guān)鍵字： 無線電 FPGA
基于FPGA的高精度信號源的設(shè)計
- 引言 近年來電子信息技術(shù)飛速發(fā)展，使得各領(lǐng)域?qū)π盘栐吹囊蟛粩嗵岣?，不但要求其頻率穩(wěn)定度和準確度高，頻率改變方便，而且還要求可以產(chǎn)生任意波形，輸出不同幅度的信號等。DDFS技術(shù)是自上世紀70年代出現(xiàn)的一種新型的直接頻率合成技術(shù)。DDFS技術(shù)是在信號的采樣定理的基礎(chǔ)上提出來的，從“相位”的概念出發(fā)，進行頻率合成，不但可利用晶體振蕩的高頻率穩(wěn)定度、高準確度，且頻率改變方便，轉(zhuǎn)換速度快，便于產(chǎn)生任意波形等，因此，DDFS技術(shù)是目前高精密度信號源的核心技術(shù)。 1 DDFS技
- 關(guān)鍵字： FPGA DDFS
基于DDS跳頻信號源的設(shè)計與實現(xiàn)
- 0 引言 跳頻通信具有較強的抗干擾、抗多徑衰落、抗截獲等能力，已廣泛應(yīng)用于軍事、交通、商業(yè)等各個領(lǐng)域。頻率合成器是跳頻系統(tǒng)的心臟，直接影響到跳頻信號的穩(wěn)定性和產(chǎn)生頻率的準確度。目前頻率合成主要有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法(DDS)。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波，從單一或幾個參考頻率中產(chǎn)生多個所需的頻率。該方法頻率轉(zhuǎn)換時間快(小于100ns)，但是體積大、功耗高，目前已基本不用。鎖相環(huán)合成法通過鎖相環(huán)完成頻率的加、減、乘、除運算
- 關(guān)鍵字： DDS FPGA
PCB設(shè)計后期檢查的幾大要素
- 當一塊PCB板完成了布局布線，又檢查連通性和間距都沒有報錯的情況下，一塊PCB是不是就完成了呢?答案當然是否定。很多初學者也包括一些有經(jīng)驗的工程師，由于時間緊或者不耐煩亦或者過于自信，往往草草了事，忽略了后期檢查。結(jié)果出現(xiàn)了一些很基本的BUG，比如線寬不夠，元件標號絲印壓在過孔上，插座靠得太近，信號出現(xiàn)環(huán)路等等。從而導(dǎo)致電氣問題或者工藝問題，嚴重的要重新打板，造成浪費。所以，當一塊PCB完成了布局布線之后，很重要的一個步驟就是后期檢查。 PCB的檢查有很多個細節(jié)的要素，本人列舉了一些自認為最基本
- 關(guān)鍵字： PCB 封裝
千兆采樣ADC確保直接RF變頻
- 隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計與架構(gòu)繼續(xù)采用尺寸更小的過程節(jié)點，一種新的千兆赫ADC產(chǎn)品應(yīng)運而生。能以千兆赫速率或更高速率進行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達應(yīng)用的直接RF數(shù)字化帶來了全新的系統(tǒng)解決方案。 最先進的寬帶ADC技術(shù)可以實現(xiàn)直接RF采樣。就在不久前，唯一可運行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無法提供超過7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
- 關(guān)鍵字： ADC RF 轉(zhuǎn)換器 LVDS FPGA
選擇合適的轉(zhuǎn)換器：JESD204B與LVDS對比
- 1 為不同應(yīng)用提供不同選擇 對于數(shù)據(jù)轉(zhuǎn)換器的高速串行傳輸，不同的應(yīng)用有不同的選擇。十多年來，數(shù)據(jù)轉(zhuǎn)換器制造商一直選擇LVDS作為主要差分信號技術(shù)。盡管有些LVDS應(yīng)用可使用更高的數(shù)據(jù)速率，但目前該市場上的轉(zhuǎn)換器廠商可提供的最大LVDS數(shù)據(jù)速率仍然為0.8至1 Gbps。LVDS技術(shù)一直難以滿足轉(zhuǎn)換器的帶寬要求。LVDS受TIA/EIA 644A規(guī)范控制，這是一項LVDS核心制造商的行業(yè)標準。該規(guī)范可作為設(shè)計人員的最佳實踐指南，提高不同廠商的LVDS發(fā)送器及接收器兼容性。同樣，沒有完全遵守LVDS
- 關(guān)鍵字： JESD204B LVDS 轉(zhuǎn)換器 FPGA PHY
fsp:fpga-pcb介紹
您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
fsp:fpga-pcb電路
fsp:fpga-pcb相關(guān)帖子
fsp:fpga-pcb資料下載
fsp:fpga-pcb專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473