<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fsp:fpga-pcb

fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于FPGA的數(shù)字電壓表的設(shè)計(jì)

0 引言傳統(tǒng)的數(shù)字電壓表設(shè)汁通常以大規(guī)模ASIC(專用集成電路)為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。ASIC完成從模擬量的輸入到數(shù)字量的輸出，是數(shù)字電壓表的心臟。這種電壓表的設(shè)計(jì)簡(jiǎn)單、精確度高，但
關(guān)鍵字： FPGA 數(shù)字電壓表

OFDM系統(tǒng)中頻域同步技術(shù)及FPGA實(shí)現(xiàn)

摘要：針對(duì)OFDM系統(tǒng)頻域中的整數(shù)倍頻率偏移、小數(shù)倍頻率偏移、采樣鐘頻率偏移和定時(shí)偏移等問(wèn)題，本文提出了相應(yīng)的解決方案，并采用FPGA對(duì)各方法進(jìn)行硬件電路實(shí)現(xiàn)。這些硬件實(shí)現(xiàn)方法巧妙，估計(jì)精確，能節(jié)省大量硬件資
關(guān)鍵字： OFDM FPGA 系統(tǒng) 頻域

Molex推出印刷電路板微型標(biāo)識(shí)產(chǎn)品

全球領(lǐng)先的全套互連產(chǎn)品供應(yīng)商Molex公司推出印刷電路板(printed circuit board，PCB)微型標(biāo)識(shí)產(chǎn)品track-it?可追溯襯墊(traceability pad)，可在任何大批量電子PCB組裝運(yùn)作中，為在制品(work-in-progress)生產(chǎn)過(guò)程提供清晰的產(chǎn)品可追溯性。track-it系統(tǒng)是包括高溫陶瓷PCB組裝的任何需要可追溯性但空間有限的SMT PCB組裝的理想選擇。
關(guān)鍵字： Molex PCB track-it

分析CPLD與FPGA區(qū)別

可編程邏輯器件主要包括FPGA和CPLD，F(xiàn)PGA是Field Programmable Gate Array縮寫，CPLD是Complex Promrammable Logic Device的縮寫。隨著芯片技術(shù)的發(fā)展，CPLD和FPGA的概念已經(jīng)模糊在一起，如Altera和Lattice公司把小容
關(guān)鍵字： CPLD FPGA 分析

Altera交付業(yè)界最全面的28-nm FPGA系列開(kāi)發(fā)套件

Altera公司(Nasdaq: ALTR)日前宣布，開(kāi)始提供Cyclone? V GX FPGA開(kāi)發(fā)套件，這是業(yè)界第一款28-nm開(kāi)發(fā)套件，支持面向大批量應(yīng)用的低成本、低功耗系統(tǒng)級(jí)解決方案的快速設(shè)計(jì)和開(kāi)發(fā)。Altera是第一家為客戶提供28-nm FPGA開(kāi)發(fā)套件的公司，現(xiàn)在可以交付最全面的系列套件，支持Altera全系列低成本、中端和高端28-nm FPGA。
關(guān)鍵字： Altera FPGA

Microsemi的SmartFusion2讓您的產(chǎn)品達(dá)到軍工級(jí)

美高森美(Microsemi)公司的產(chǎn)品以低功率、安全性、可靠性為主要特色，為高價(jià)值市場(chǎng)提供半導(dǎo)體解決方案。近期又推出了SmartFusion2 SoC FPGA，與其他FPGA廠商注重工藝、門數(shù)和封裝不同，Microsemi公司SoC產(chǎn)品部門副總裁兼總經(jīng)理Esam Elashmawi主要就安全性、可靠性和低功耗幾方面介紹了此新產(chǎn)品。
關(guān)鍵字： Microsemi FPGA SmartFusion

Cadence推出最新版Allegro印刷電路板(PCB)技術(shù)

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，于近日宣布推出最新版Allegro?印刷電路板(PCB)技術(shù)，解決客戶對(duì)于高效產(chǎn)品開(kāi)發(fā)的簡(jiǎn)化解決方案的需要。
關(guān)鍵字： Cadence PCB Allegro

分析PCB電路板的測(cè)試儀功能原理和應(yīng)用特征

一、PCB電路板測(cè)試儀主要功能測(cè)試儀采用電路在線測(cè)試技術(shù)，可以用來(lái)在線或離線測(cè)試分析各種中小規(guī)模集成電路芯片的常見(jiàn)故障，測(cè)試模擬、數(shù)字器件的V/I特性。bull;數(shù)字芯片的功能測(cè)試測(cè)試的基本原理是檢測(cè)并記錄芯片
關(guān)鍵字： PCB 分析電路板測(cè)試儀

以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)

內(nèi)容摘要: 介紹了以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)可以滿足實(shí)時(shí)性要求，設(shè)計(jì)中采用自頂向下的 ...
關(guān)鍵字：邏輯控制數(shù)據(jù)采集系統(tǒng) FPGA

基于FPGA的通信接口模塊的設(shè)計(jì)

內(nèi)容摘要：針對(duì)前端射頻及信號(hào)處理部分與中心機(jī)需要進(jìn)行遠(yuǎn)程通信的需要，設(shè)計(jì)了一款由FPGA實(shí)現(xiàn)的通信接口模塊。 ...
關(guān)鍵字： FPGA 通信接口光纖通信

RF-FPGA項(xiàng)目授權(quán)開(kāi)發(fā)可編程射頻前端技術(shù)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DARPA RF-FPGA 可編程射頻前端

基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

1.引言隨著集成電路復(fù)雜度越來(lái)越高，測(cè)試開(kāi)銷在電路和系統(tǒng)總開(kāi)銷中所占的比例不斷上升，測(cè)試方法的研究顯得非常突出。目前在測(cè)試源的劃分上可以采用內(nèi)建自測(cè)試或片外測(cè)試。內(nèi)建自測(cè)試把測(cè)試源和被測(cè)電路都集成在芯片
關(guān)鍵字： FPGA 輸入調(diào)變生成器

Microsemi下一代SmartFusion2 SoC FPGA更安全、更可靠、更低功耗

　　致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)發(fā)布新的SmartFusion®2系統(tǒng)級(jí)芯片(system-on-chip，SoC)現(xiàn)場(chǎng)可編程門陣列(field programmable gate array，F(xiàn)PGA)系列。Microsemi下一代SmartFusion2 SoC FPGA設(shè)計(jì)用于滿足關(guān)鍵性工業(yè)、國(guó)防、航空、通訊和醫(yī)療應(yīng)用對(duì)先進(jìn)安全性、高可靠性和低功耗的基本需求。
關(guān)鍵字： Microsemi FPGA SmartFusion

電容式感應(yīng)技術(shù)讓設(shè)計(jì)輕松易行(一)

對(duì)于電容式感應(yīng)設(shè)計(jì)而言，布局布線發(fā)揮著至關(guān)重要的作用。重視布局布線問(wèn)題，不僅能有助于實(shí)現(xiàn)出色的性能(降低噪聲、提高信號(hào)強(qiáng)度)，而且還有助于實(shí)現(xiàn)EMI/EMC合規(guī)性。我們應(yīng)該記住，良好的布局布線還有助于實(shí)現(xiàn)以下兩大目標(biāo)
關(guān)鍵字：電容式感應(yīng) 傳感器 PCB

淺談FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)

ASIC 和 FPGA 具有不同的價(jià)值主張，選擇其中之一之前，一定要對(duì)其進(jìn)行仔細(xì)評(píng)估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)。FPGA 和 ASIC 的設(shè)計(jì)優(yōu)勢(shì)比較FPGA 的設(shè)計(jì)優(yōu)勢(shì)更快的面市時(shí)間 - 無(wú)需布
關(guān)鍵字： FPGA ASIC

共8368條 282/558 |‹ « 280 281 282 283 284 285 286 287 288 289 » ›|

fsp:fpga-pcb介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。創(chuàng)建詞條

fsp:fpga-pcb電路

PCB設(shè)計(jì)軟件之AD過(guò)孔蓋油怎樣正確批量性設(shè)置？
PCB布局對(duì)電磁兼容性的影響
[技術(shù)文章]一文詳解高速PCB的EMC設(shè)計(jì)原則
PCB標(biāo)記的埋雷設(shè)計(jì)，短路了卻找不到一絲蹤跡

fsp:fpga-pcb相關(guān)帖子

瑞薩板卡RA6M4試用報(bào)告
我這個(gè)27M四通遙控板的發(fā)射頻率小，我該如何給他修改讓他的頻率大，目前是想通過(guò)添加電阻來(lái)實(shí)現(xiàn)
DC/DC電源電路的PCBLayout技巧
如何快速找到PCB中的GND？
盤點(diǎn)PCB上常出故障的元器件
在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
PCB設(shè)計(jì)信號(hào)完整性的常見(jiàn)問(wèn)題總結(jié)
PCB如何布局才更加合理？看完給震驚住了

fsp:fpga-pcb資料下載

FPGA實(shí)例之135個(gè)FPGA經(jīng)典例程
如何自學(xué)FPGA與FPGA的發(fā)展方向---技巧篇
FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號(hào)處理系統(tǒng)設(shè)計(jì)視頻資料下載
FPGA如何應(yīng)用于視頻處理實(shí)例——實(shí)用篇
FPGA——FPGA應(yīng)用開(kāi)發(fā)入門與典型實(shí)例
FPGA秘籍——FPGA的零基礎(chǔ)入門教程
Xilinx_FPGA系列入門教程（一）—如何搭建Xilinx
FPGA設(shè)計(jì)--《成為Xilinx FPGA設(shè)計(jì)專家》(基礎(chǔ)篇)

fsp:fpga-pcb專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();