<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

          賽靈思異構(gòu)3D FPGA難在哪兒

          • 不久前,All Programmable技術(shù)和器件的企業(yè)——賽靈思公司(Xilinx)正式發(fā)貨 Virtex-7 H580T FPGA—全球首款3D異構(gòu)All Programmable產(chǎn)品。 Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù),是提供業(yè)界帶寬最高的FPGA,可提供多達16個28 Gbps收發(fā)器和72個13.1 Gbps收發(fā)器,也是能滿足關(guān)鍵Nx100G和400G線路卡應(yīng)用功能要求的單芯片解決方案。 為此,本刊訪問了該公司負責(zé)人,澄
          • 關(guān)鍵字: Xilinx  賽靈思  3D  FPGA  all programmable  異構(gòu)  

          一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計

          • 一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計,摘要:為了在實際信道條件下研究Ad Hoc網(wǎng)絡(luò)MAC協(xié)議,克服商業(yè)網(wǎng)卡芯片和理論仿真等帶來的局限性,搭建了基于ARM和FPGA相結(jié)合的硬件平臺,設(shè)計與實現(xiàn)了基于CSMA/CA的可重構(gòu)MAC協(xié)議,并進行了仿真測試,驗證了該協(xié)議設(shè)
          • 關(guān)鍵字: 協(xié)議  設(shè)計  MAC  重構(gòu)  ARM  FPGA  基于  

          RF電路板分區(qū)設(shè)計中PCB布局布線的技巧簡介

          • 今天的蜂窩電話設(shè)計以各種方式將所有的東西集成在一起,這對RF電路板設(shè)計來說很不利?,F(xiàn)在業(yè)界競爭非常激烈,人人都在找辦法用最小的尺寸和最小的成本集成最多的功能。模擬、數(shù)字和RF電路都緊密地擠在一起,用來隔開
          • 關(guān)鍵字: 布線  技巧  簡介  布局  PCB  電路板  分區(qū)  設(shè)計  RF  

          用Synplify Premier加快FPGA設(shè)計時序收斂

          • 傳統(tǒng)的綜合技術(shù)越來越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點實現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ASIC 的方法,如底層規(guī)劃、區(qū)域內(nèi)優(yōu)化 (IPO,In-place Optimization) 以
          • 關(guān)鍵字: Synplify  Premier  FPGA  時序收斂    

          基于FPGA的IRIG-B(DC)碼解碼

          • 摘要:在分析了IRIG-B(DC)碼碼型特點的基礎(chǔ)上,提出了一種IRIG-B(DC)時間碼解碼的設(shè)計方法。該方法由少量外圍電路與一片現(xiàn)場可編程門陣列(FPGA)芯片組成,來實現(xiàn)對IRG-B(DC)碼的解碼、1 PPS信號輸出、實時時間顯示以
          • 關(guān)鍵字: IRIG-B  FPGA  DC  解碼    

          基于FPGA和FLASH ROM的圖像信號發(fā)生器設(shè)計

          • 摘要:以XC2V1500-FPGA為硬件架構(gòu),設(shè)計了一種圖像信號發(fā)生器,作為自適應(yīng)光學(xué)系統(tǒng)波前處理機的信號源,為波前處理機的調(diào)試和算法驗證提供支持。系統(tǒng)采用大容量的NAND型FLASH存儲數(shù)據(jù),存儲容量為1 GB。圖像數(shù)據(jù)通過
          • 關(guān)鍵字: FLASH  FPGA  ROM  圖像信號發(fā)生器    

          單片機與FPGA實現(xiàn)等精度頻率測量和IDDS技術(shù)設(shè)計方案

          • O.引言本系統(tǒng)利用單片機和FPGA有效的結(jié)合起來共同實現(xiàn)等精度頻率測量和IDDS技術(shù),發(fā)揮各自的優(yōu)點,使設(shè)計變得 ...
          • 關(guān)鍵字: 單片機  FPGA  頻率測量  IDDS技術(shù)  

          高速PCB互連設(shè)計中的測試技術(shù)

          • 互連設(shè)計技術(shù)包括測試、仿真以及各種相關(guān)標(biāo)準(zhǔn),其中測試是驗證各種仿真分析結(jié)果的方法和手段。優(yōu)秀的測試方法和手段是保證互連設(shè)計分析的必要條件,對于傳統(tǒng)的信號波形測試,主要應(yīng)當(dāng)關(guān)注的是探頭引線的長度,避免pi
          • 關(guān)鍵字: PCB  互連設(shè)計  測試技術(shù)    

          基于FPGA的運動估計設(shè)計

          • 摘要:利用功能強大的FPGA實現(xiàn)視頻圖像的一種運動估計設(shè)計,采用的搜索方法是三步搜索法。在進行方案設(shè)計時,本文采用了技術(shù)比較成熟的VHDL語言進行設(shè)計,并使用Quartus II軟件進行時序仿真。由仿真結(jié)果可知,無論是
          • 關(guān)鍵字: FPGA  運動估計    

          通信領(lǐng)域采用FPGA芯片嵌入式系統(tǒng)分析方案

          • 1.引言由于FPGA 良好的可編程性和優(yōu)越的性能表現(xiàn),當(dāng)前液晶拼接屏幕采用FPGA 芯片的嵌入式系統(tǒng)數(shù)量呈現(xiàn)迅速增加的趨勢,特別是在需要進行大規(guī)模運算的通信領(lǐng)域。目前FPGA 配置數(shù)據(jù)一般使用基于SRAM 的存儲方式,掉電
          • 關(guān)鍵字: FPGA  通信領(lǐng)域  嵌入式  方案    

          基于FPGA的腦機接口系統(tǒng)方案

          • 腦機接口BCI(Brain Computer Interface)是一種新穎的人機接口方式。它的定義是:不依賴于腦的正常輸出通路(外周神經(jīng)系統(tǒng)及肌肉組織)的腦-機(計算機或其他裝置)通訊系統(tǒng)[1]。液晶面板走勢要實現(xiàn)腦機接口,必須有一種能
          • 關(guān)鍵字: FPGA  腦機接口  系統(tǒng)方案    

          基于FPGA的電梯控制器系統(tǒng)設(shè)計方案

          • 本文首先提出了一種基于有限狀態(tài)機的電梯控制器算法,然后根據(jù)該算法設(shè)計了一個三層電梯控制器,該電梯控制器的正確性經(jīng)過了仿真驗證和硬件平臺的驗證。本文的電梯控制器設(shè)計,結(jié)合了深圳信息職業(yè)技術(shù)學(xué)院的實際電梯
          • 關(guān)鍵字: FPGA  電梯控制器  系統(tǒng)設(shè)計  方案    

          單片機與FPGA在信號測試中的重要作用解析方案

          • 1 引言在學(xué)習(xí)《電子線路》、《信號處理》等電子類課程時,高校學(xué)生只是從理論上理解真正的信號特征。不能真正了解或觀察測試某些信號。而幅頻特性和相頻特性是信號最基本的特征.這里提出了基于單片機和FPGA的頻率特性
          • 關(guān)鍵字: FPGA  單片機  信號測試  方案    

          基于FPGA實現(xiàn)固定倍率的圖像縮放

          • 摘要:基于FPGA硬件實現(xiàn)固定倍率的圖像縮放,將2維卷積運算分解成2次1維卷積運算,對輸入原始圖像像素先進行行方向的卷積,再進行列方向的卷積,從而得到輸出圖像像素。把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程,在
          • 關(guān)鍵字: FPGA  倍率  圖像    

          協(xié)同設(shè)計,未來硬件設(shè)計工作的方向

          •   Mentor Graphics PCB Technology Forum 2012 China北京站活動在前不久舉行。此次活動探討了PCB設(shè)計在產(chǎn)品研發(fā)過程中的重要性、PCB設(shè)計中的IP管理、高速設(shè)計解決方案以及Mentor Graphics的協(xié)作型PCB設(shè)計方案等主題。   目前,對于PCB設(shè)計工作的最大挑戰(zhàn)是:隨著產(chǎn)品功能和性能等方面的不斷提升,PCB板的布線規(guī)模也越來越大,越來越復(fù)雜,需要考慮的因素也越來越多,提高PCB設(shè)計時的工作效率,成了最大的關(guān)鍵挑戰(zhàn)。   在過去,PCB板的復(fù)雜度并沒
          • 關(guān)鍵字: Mentor Graphics  PCB  并行設(shè)計  
          共8368條 302/558 |‹ « 300 301 302 303 304 305 306 307 308 309 » ›|

          fsp:fpga-pcb介紹

          您好,目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
          歡迎您創(chuàng)建該詞條,闡述對fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();