<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

          FPGA for DSP的精彩問答

          • 問:現(xiàn)在DSP跟微處理器結(jié)合的情況比較多,實現(xiàn)DSP功能的FPGA是否也要和微處理器合作?答:現(xiàn)在90%以上的FPGA都運用在處理器上,這也正是FPGA這方面的優(yōu)勢。你可以用FPGA的邏輯搭建一個軟處理器,也可以選用具有內(nèi)嵌硬處理器的產(chǎn)品。因此,可以很容易在FPGA上實現(xiàn)微處理器的性能。 問:FPGA已經(jīng)能夠?qū)崿F(xiàn)DSP,為何還要專門開發(fā)為DSP應用的FGPA?答:首先,所有的FPGA都有乘法器,如果你可以拿這些乘法器做數(shù)字信號處理,但是不是最優(yōu)化的。例如,如果你選擇Xilinx Spartan的產(chǎn)品,你
          • 關(guān)鍵字: 0706_A  DSP  FPGA  單片機  嵌入式系統(tǒng)  雜志_專題  

          基于FPGA的輪詢合路的設計和實現(xiàn)

          • 針對高密度接口設計中基于字節(jié)處理和整包處理的轉(zhuǎn)換問題,本文提出了分片輪詢調(diào)度和改進式欠賬輪詢調(diào)度相結(jié)合的調(diào)度策略
          • 關(guān)鍵字: FPGA  輪詢合路    

          基于FPGA的位寬可擴展多路組播復制的實現(xiàn)

          • 用VHDL語言在FPGA內(nèi)部編程實現(xiàn)組播復制。本文介紹其實現(xiàn)方法,并給出了時序仿真波形。通過擴展,該設計可以支持多位寬、多路復制,因而具有較好的應用前景。
          • 關(guān)鍵字: FPGA  位寬  多路    

          具有多個電壓軌的FPGA和DSP電源設計實例(二)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: DSP  電源設計  FPGA  德州儀器  

          具有多個電壓軌的FPGA和DSP電源設計實例(一)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: DSP  電源設計  FPGA  

          基于FPGA的二值圖像連通域標記快速算法實現(xiàn)

          • 摘  要:針對高速圖像目標實時識別和跟蹤任務,需要利用系統(tǒng)中有限的硬件資源實現(xiàn)高速、準確的二值圖像連通域標記,提出了一種適合FPGA實現(xiàn)的二值圖像連通域標記快速算法。算法以快捷、有效的方式識別、并記錄區(qū)域間復雜的連通關(guān)系。與傳統(tǒng)的二值圖像標記算法相比,該算法具有運算簡單性、規(guī)則性和可擴展性的特點。利用FPGA實現(xiàn)該算法時,能夠準確有效的識別出圖像中復雜的連通關(guān)系,產(chǎn)生正確的標記結(jié)果。在100MHz工作時鐘下,處理384
          • 關(guān)鍵字: FPGA  單片機  二值圖像連通域標記  嵌入式系統(tǒng)  

          基于FPGA的高速可變周期脈沖發(fā)生器的設計

          • 1 引 言 要求改變脈沖周期和輸出脈沖個數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運用。采用數(shù)字器件設計周期和輸出個數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點,本文采用Atelra公司的可編程芯片F(xiàn)PGA設計了一款周期和輸出個數(shù)可變的脈沖發(fā)生器。經(jīng)過板級調(diào)試獲得良好的運行效果。 2 總體設計思路 脈沖的周期由高電平持續(xù)時間與低電平持續(xù)時間共同構(gòu)成,為了改變周期,采用兩個計數(shù)器來分別控制高電平持續(xù)時間和低電平持續(xù)時間。計數(shù)器采用可并行加載初始值的N位減法計數(shù)器。設定:當要求的高電平
          • 關(guān)鍵字: FPGA  單片機  脈沖發(fā)生器  嵌入式系統(tǒng)  

          FPGA所需的電源供應:深入分析

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
          • 關(guān)鍵字: 美國國家半導體公司  FPGA  DC/DC  

          EMI/EMC設計講座(四)印刷電路板的映像平面

          • 一個映像平面(image plane)是一層銅質(zhì)導體(或其它導體),它位于一個印刷電路板(PCB)里面。它可能是一個電壓平面,或鄰近一個電路或訊號路由層(signal routing layer)的0V參考平面。1990年代,映像平面的觀念被普遍使用,現(xiàn)在它是工業(yè)標準的專有名詞。本文將說明映像平面的定義、原理和設計。  映像平面的定義 射頻電流必須經(jīng)由一個先前定義好的路徑或其它路徑,回到電流源;簡言之,這個回傳路徑(return path)就是一種映像平面。映像平面可能是原先的走線的鏡像(mi
          • 關(guān)鍵字: EMI/EMC  PCB  電路板  電源技術(shù)  模擬技術(shù)  PCB  電路板  

          基于FPGA的IDE硬盤接口卡的實現(xiàn)

          • 引言 本文采用FPGA實現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口,一個與普通IDE硬盤連接,另一個與計算機主板上的IDE接口相連。系統(tǒng)采用FPGA實現(xiàn)接口協(xié)議,完成接口數(shù)據(jù)的截獲、處理(在本文中主要是數(shù)據(jù)加密)和轉(zhuǎn)發(fā),支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點介紹用FPGA實現(xiàn)接口協(xié)議的方法。 1 IDE接口協(xié)議簡介 1.1 IDE接口引腳定義 IDE(Integrated Drive Electronics)即“電子集成驅(qū)動器”,又稱為ATA接口。表1列
          • 關(guān)鍵字: FPGA  IDE硬盤  單片機  嵌入式系統(tǒng)  存儲器  

          沖印刷電路板推水冷印刷底板替代水冷外殼

          • 沖印刷電路板公司(OkiPrintedCircuit)在“JPCAShow2007”(2007年5月30日~6月1日,東京BigSight國際會展中心)上展出了為冷卻電子設備的發(fā)熱零部件而嵌入有冷媒流動通道的印刷底板“管路內(nèi)置印刷板”。通常的水冷系統(tǒng),大多在LSI封裝的上面配置稱作“水冷外殼”的金屬。此次所展出的底板用于替代這種水冷外殼。  該公司就此次的底板在JPCAShow的公開講座上做了詳細說明。管路內(nèi)置印刷板配置于發(fā)熱零部件的上下兩側(cè)。此外,散熱部——散熱器(Radiator)
          • 關(guān)鍵字: 沖印刷  底板旨在替代水冷外殼  電路板  PCB  電路板  

          基于ARM和FPGA的多功能車輛總線嵌入式系統(tǒng)設計

          • 基于ARM和FPGA的多功能車輛總線嵌入式系統(tǒng)設計,本文介紹了一種基于ARM和FPGA,從軟件到硬件完全自主開發(fā)多功能車輛總線(Multifunction Vehicle Bus)MVB嵌入式系統(tǒng)的設計和實現(xiàn)。
          • 關(guān)鍵字: 嵌入式  系統(tǒng)  設計  總線  多功能車  ARM  FPGA  基于  

          賽靈思推出新型完整FPGA解決方案

          •   賽靈思公司宣布推出支持DDR2 SDRAM接口的低成本Spartan™-3A FPGA開發(fā)套件、支持多種高性能存儲器接口(I/Fs)的Virtex™-5 FPGA 開發(fā)平臺(ML-561) ,以及存儲器接口生成器(MIG)軟件1.7版本。這些完整的解決方案使FPGA用戶能夠快速實施并驗證在不同數(shù)據(jù)速率和總線寬度下的專用存儲器接口設計,從而加快產(chǎn)品的上市時間。   這些包括器件特性描述、數(shù)據(jù)輸入電路以及存儲器控制器的解決方案,均已在使用了美光科技公司(Micron Techn
          • 關(guān)鍵字: FPGA  單片機  嵌入式系統(tǒng)  賽靈思  

          賽靈思推出65nm FPGA一周年:VIRTEX-5 FPGA率先實現(xiàn)量產(chǎn)

          •   賽靈思公司日前隆重宣布,其屢獲殊榮的65nm Virtex-5 FPGA系列兩款器件LX50 和 LX50T最先實現(xiàn)量產(chǎn)。自2006年5月15日推出65nm Virtex-5 FPGA平臺以來,賽靈思目前已向市場發(fā)售了三款平臺(LX、LXT和SXT)的13種器件,它們?yōu)榭蛻籼峁┝藷o需任何折衷的業(yè)界最高的性能、最低的功耗, 并擁有業(yè)界唯一內(nèi)建的PCI Express®™ 端點和千兆以太網(wǎng)模塊,以及業(yè)界最高的DSP性能。   賽靈思公司高級產(chǎn)品部執(zhí)行副總裁Iain Morris 表示
          • 關(guān)鍵字: 65nm  FPGA  VIRTEX-5  單片機  嵌入式系統(tǒng)  賽靈思  

          六大新興PCB市場前景看漲

          • 縱觀目前國際電子電路的發(fā)展現(xiàn)狀和趨勢,關(guān)于中國電子電路--印制電路板的產(chǎn)業(yè)技術(shù)及政策,提升電子電路技術(shù)勢在必行。 一、芯片級封裝CSP將逐步取代TSOP、普通BGA CSP是芯片級封裝,它不是單獨的某種封裝形式,而是芯片面積與封裝面積可以相比時稱的芯片級封裝。CS P封裝可以讓芯片面積與封裝面積之比超過1∶1.14,已經(jīng)相當接近1∶1的理想情況,約為普通的BGA的1/3;C SP封裝芯片的中心引腳形式有效地縮短了信號的傳導距離,其衰減隨之減少,芯片的抗干擾、抗噪性能也能得到大幅提升,在
          • 關(guān)鍵字: PCB  消費電子  PCB  電路板  消費電子  
          共8361條 532/558 |‹ « 530 531 532 533 534 535 536 537 538 539 » ›|

          fsp:fpga-pcb介紹

          您好,目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
          歡迎您創(chuàng)建該詞條,闡述對fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();