<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

          高速數(shù)字串行加法器及其應(yīng)用

          • 高速數(shù)字串行加法器及其應(yīng)用 深圳南山區(qū)科技園中興通訊IC開發(fā)一部(518057) 鐘信潮上海盛立亞光網(wǎng)絡(luò)系統(tǒng)有限公司 薛小剛深圳南山區(qū)科技園中興通訊3G開發(fā)(518057) 王 誠     摘 要:與傳統(tǒng)加法器相比,數(shù)字串行加法器具有工作頻率高、占用資源少、設(shè)計(jì)靈活等優(yōu)點(diǎn)。介紹了數(shù)字串行加法器的原理,說明了該加法器在FPGA上的實(shí)現(xiàn)要點(diǎn)及其在匹配濾波器設(shè)計(jì)中的應(yīng)用。   關(guān)鍵詞:加法器 位并行 數(shù)字串行 FPGA 匹配濾波器   與傳統(tǒng)DSP相比,定制DSP具有速度更高、設(shè)計(jì)靈活、易于更改
          • 關(guān)鍵字: FPGA  加法器  匹配濾波器  數(shù)字串行  位并行  

          利用Virtex-5 FPGA實(shí)現(xiàn)更高的性能

          • 在FPGA系統(tǒng)設(shè)計(jì)中,要達(dá)到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊,特別是新的ExpressFabric™技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例,我將探究ExpressFabric架構(gòu)的主要功能。基于實(shí)際客戶設(shè)計(jì)的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一
          • 關(guān)鍵字: FPGA  Virtex-5  單片機(jī)  嵌入式系統(tǒng)  

          利用Xilinx Platform Studio工具套件,快速、便捷地生成 BSP

          • 具有嵌入式處理器的 平臺(tái) FPGA 為您提供前所未有的靈活性、集成度和高性能。目前,在單個(gè)可編程邏輯設(shè)備中開發(fā)極其復(fù)雜且高度定制化的嵌入式系統(tǒng)已成為可能。 隨著芯片性能的不斷增加,如何使設(shè)計(jì)方法始終高效、多產(chǎn),成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開發(fā)的關(guān)鍵活動(dòng)之一是開發(fā)板支持包 (BSP)。利用 BSP,可以使嵌入式軟件應(yīng)用程序成功地初始化,并與連接到處理器的硬件資源進(jìn)行通信。典型的 BSP 組件包括引導(dǎo)代碼、設(shè)備驅(qū)動(dòng)程序代碼和
          • 關(guān)鍵字: FPGA  PowerPC  處理器的Virtex  單片機(jī)  嵌入式系統(tǒng)  

          設(shè)計(jì)PCB時(shí)抗ESD的方法

          • 來自人體、環(huán)境甚至電子設(shè)備內(nèi)部的靜電對(duì)于精密的半導(dǎo)體芯片會(huì)造成各種損傷,例如穿透元器件內(nèi)部薄的絕緣層;損毀MOSFET和CMOS元器件的柵極;CMOS器件中的觸發(fā)器鎖死;短路反偏的PN結(jié);短路正向偏置的PN結(jié);熔化有源器件內(nèi)部的焊接線或鋁線。為了消除靜電釋放(ESD)對(duì)電子設(shè)備的干擾和破壞,需要采取多種技術(shù)手段進(jìn)行防范。  在PCB板的設(shè)計(jì)當(dāng)中,可以通過分層、恰當(dāng)?shù)牟季植季€和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計(jì)。在設(shè)計(jì)過程中,通過預(yù)測(cè)可以將絕大多數(shù)設(shè)計(jì)修改僅限于增減元器件。通過調(diào)整PCB布局布線,能夠很好地防范E
          • 關(guān)鍵字: PCB  電路板  

          SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡(jiǎn)化ASIC原型驗(yàn)證過程

          •   Synplicity宣布其Certify® ASIC RTL 原型設(shè)計(jì)軟件增強(qiáng)了對(duì) Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個(gè) FPGA 進(jìn)行 ASIC 原型設(shè)計(jì)的產(chǎn)品。Certify 工具將多芯片分組技術(shù)與業(yè)界一流的 FPGA 綜合技術(shù)
          • 關(guān)鍵字: ASIC原型驗(yàn)證  CERTIFY軟件  FPGA  SYNPLICITY  VIRTEX-5  XILINX  單片機(jī)  嵌入式系統(tǒng)  

          利用Virtex-5 FPGA實(shí)現(xiàn)更高性能的方法

          • 在FPGA系統(tǒng)設(shè)計(jì)中,要達(dá)到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過程中受益于Xilinx? 的Virtex?-5 FPGA構(gòu)建模塊,特別是新的ExpressFabric?技術(shù)。以針對(duì)邏輯和算術(shù)功能的量化預(yù)期性能改進(jìn)為例,我將探究ExpressFabric架構(gòu)的主要功能?;趯?shí)際客戶設(shè)計(jì)的基準(zhǔn)將說明Virtex-5ExpressFabric技術(shù)性能平均比前一代Virtex-4 FPGA要高
          • 關(guān)鍵字: FPGA  Virtex-5  單片機(jī)  邏輯構(gòu)造  嵌入式系統(tǒng)  

          可重構(gòu)計(jì)算技術(shù)將漸入民用領(lǐng)域

          •     可重構(gòu)計(jì)算(Reconfigurable Computing) 技術(shù)是指在軟件的控制下,利用系統(tǒng)中的可重用資源(如FPGA等可重構(gòu)邏輯器件),根據(jù)應(yīng)用的需要重新構(gòu)造一個(gè)新的計(jì)算平臺(tái),達(dá)到接近專用硬件設(shè)計(jì)的高性能。它避免了微處理器計(jì)算模式因?yàn)槿≈?、譯碼等步驟導(dǎo)致的性能損失,同時(shí)也消除了專用集成電路(ASIC)計(jì)算模式因?yàn)榍捌谠O(shè)計(jì)制造的復(fù)雜過程帶來的高代價(jià)和不可重用等缺陷。     從某種意義上來說,可重構(gòu)計(jì)算技術(shù)并不是什么新技術(shù),
          • 關(guān)鍵字: FPGA  可重構(gòu)計(jì)算  嵌入式  

          專家分析:全求電子元件市場(chǎng)預(yù)測(cè)和發(fā)展趨勢(shì)

          •     按照我國電子元件15個(gè)大類產(chǎn)品統(tǒng)計(jì),2005年世界電子元件市場(chǎng)銷售額將達(dá)到2200億美元,預(yù)計(jì)2010年世界電子元件市場(chǎng)將達(dá)到3614億美元,產(chǎn)品產(chǎn)量將達(dá)到38400億只。國際市場(chǎng),據(jù)日本電子工業(yè)振興會(huì)對(duì)世界電子信息產(chǎn)業(yè)發(fā)展預(yù)測(cè),2010年世界電子信息制造業(yè)市場(chǎng)將達(dá)19055億美元,其中,電子元件市場(chǎng)將達(dá)2800億美元,占14.7%。2005年至2010年年均增長(zhǎng)5.4%。另據(jù)報(bào)道,全球片式元器件產(chǎn)量將從2005年15000億只,增至2010年25000億只
          • 關(guān)鍵字: PCB  電子  元件  PCB  電路板  

          元器件市場(chǎng)新賣點(diǎn):PCB企業(yè)汽車市場(chǎng)掘金

          •     汽車電子產(chǎn)業(yè)的蓬勃發(fā)展為下游配套零組件提供了市場(chǎng),也帶動(dòng)了汽車用PCB的發(fā)展。據(jù)了解,2006年P(guān)CB產(chǎn)值為120億美元,其中汽車電子占5.5%,即汽車電子PCB產(chǎn)值達(dá)6.6億美元。     汽車用PCB要求更嚴(yán)格      汽車電子是繼電腦、通信之后PCB的第三大應(yīng)用領(lǐng)域。隨著汽車從傳統(tǒng)意義上的機(jī)械產(chǎn)品,逐步演化、發(fā)展為機(jī)電一體化、智能化、信息化的高技術(shù)產(chǎn)品,電子技術(shù)在汽車上的
          • 關(guān)鍵字: PCB  汽車  元器  PCB  電路板  

          FPGA實(shí)現(xiàn)的FIR算法在汽車動(dòng)態(tài)稱重儀中的應(yīng)用

          • 引言 車輛在動(dòng)態(tài)稱重時(shí),作用在平臺(tái)上的力除真實(shí)軸重外,還有許多因素產(chǎn)生的干擾力,如:車速、車輛自身諧振、路面激勵(lì)、輪胎驅(qū)動(dòng)力等,給動(dòng)態(tài)稱重實(shí)現(xiàn)高精度測(cè)量造成很大困難。若在消除干擾的過程中采用模擬方法濾波,參數(shù)則不能過大,否則將產(chǎn)生過大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理,從而造成濾波后的信號(hào)仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實(shí)現(xiàn) 本文采用FIR數(shù)字濾波,其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù),x(n)為采集的信號(hào),
          • 關(guān)鍵字: FIR算法  FPGA  動(dòng)態(tài)稱重儀  汽車電子  汽車電子  

          印制電路板設(shè)計(jì)原則和抗干擾措施

          • 印制電路板(PCB)是電子產(chǎn)品中電路元件和器件的支撐件.它提供電路元件和器件之間的電氣連接。隨著電子技術(shù)的飛速發(fā)展,PGB的密度越來越高。PCB設(shè)計(jì)的好壞對(duì)抗干擾能力影響很大.因此,在進(jìn)行PCB設(shè)計(jì)時(shí).必須遵守PCB設(shè)計(jì)的一般原則,并應(yīng)符合抗干擾設(shè)計(jì)的要求。       PCB設(shè)計(jì)的一般原則   要使電子電路獲得最佳性能,元器件的布且及導(dǎo)線的布設(shè)是很重要的。為了設(shè)計(jì)質(zhì)量好、造價(jià)低的PCB.應(yīng)遵循以下一般原則:       1. 布局 首先,要考慮PCB尺寸大小。PCB尺寸過大時(shí),印制線條長(zhǎng),阻抗增加,抗噪
          • 關(guān)鍵字: PCB  PCB  電路板  

          低功耗FPGA設(shè)計(jì)技術(shù)

          • 一、前言      隨著系統(tǒng)功率預(yù)算的不斷緊縮,迫切需要新型低功率元器件。對(duì)通信基礎(chǔ)設(shè)施而言,電路板冷卻、機(jī)箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設(shè)計(jì)中都起著重要的作用。對(duì)e-應(yīng)用,電池壽命、熱耗散和小體積尺寸是主要的設(shè)計(jì)難點(diǎn)。選用智能器件,輔以正確的設(shè)計(jì)技巧增加了符合功率預(yù)算的可能性。盡管可編程邏輯器件(PLD)有很好的性能,然而卻以犧牲功耗為代價(jià)。Actel公司的抗熔斷型FPGA提供低功耗且高性能應(yīng)用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件,詳細(xì)描述了器件的結(jié)構(gòu)特點(diǎn)與設(shè)計(jì)技巧。
          • 關(guān)鍵字: FPGA  低功耗  

          賽靈思推出系統(tǒng)性能最高、編譯時(shí)間最快的ISE WEBPACK 9.1i設(shè)計(jì)套件

          • 可免費(fèi)下載并同時(shí)支持Windows和Linux平臺(tái)的設(shè)計(jì)套件,能降低平均10%的動(dòng)態(tài)功耗并提供擴(kuò)展的FPGA器件支持      2007年1月30日,北京 - 全球領(lǐng)先的可編程邏輯解決方案提供商賽靈思公司(Xilinx, Inc.) (NASDAQ:XLNX) 日前宣布推出最新版本、可免費(fèi)下載的邏輯設(shè)計(jì)套件——集成軟件環(huán)境 (ISE™) WebPACK™ 9.1i,目前用戶可立即下載使用。這一新版本包含了使用廣泛的賽靈思 ISE Foundatio
          • 關(guān)鍵字: FPGA  Linux  Windows  

          FPGA與CPLD的區(qū)別

          • 管FPGA和CPLD都是可編程ASIC器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點(diǎn):①CPLD更適合完成各種算法和組合邏輯,FP GA更適合于完成時(shí)序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。②CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測(cè)的,而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測(cè)性。 ③在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程,FPGA主要通過
          • 關(guān)鍵字: CPLD  FPGA  

          為何要將PCB文件轉(zhuǎn)換為GERBER文件和鉆孔數(shù)據(jù)后交PCB廠制板

          •          大多數(shù)工程師都習(xí)慣于將PCB文件設(shè)計(jì)好后直接送PCB廠加工,而國際上比較流行的做法是將PCB文件轉(zhuǎn)換為GERBER文件和鉆孔數(shù)據(jù)后交PCB廠,為何要“多此一舉”呢?    因?yàn)殡娮庸こ處熀蚉CB工程師對(duì)PCB的理解不一樣,由PCB工廠轉(zhuǎn)換出來的GERBER文件可能不是您所要的,如您在設(shè)計(jì)時(shí)將元件的參數(shù)都定義在PCB文件中,您又不想讓這些參數(shù)顯示在 PCB成品上,您未作說明,PCB廠依葫
          • 關(guān)鍵字: Gerber  PCB  PCB  電路板  
          共8328條 538/556 |‹ « 536 537 538 539 540 541 542 543 544 545 » ›|

          fsp:fpga-pcb介紹

          您好,目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();