<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fsp:fpga-pcb

          PCB設(shè)計(jì)基礎(chǔ)知識(shí)

          • 印刷電路板(Printed circuitboard,PCB)幾乎會(huì)出現(xiàn)在每一種電子設(shè)備當(dāng)中。如果在某樣設(shè)備中有電子零件,那么它們也都是鑲在大小各異的PCB上。除了固定各種小零件外,PCB的主要功能是提供上頭各項(xiàng)零件的相互電氣連接。隨著電子設(shè)備越來(lái)越復(fù)雜,需要的零件越來(lái)越多,PCB上頭的線路與零件也越來(lái)越密集了。標(biāo)準(zhǔn)的PCB長(zhǎng)得就像這樣。裸板(上頭沒(méi)有零件)也常被稱為「印刷線路板Printed Wiring Board(PWB)」。 板子本身的基板是由絕緣隔熱、并不易彎曲的材質(zhì)所制作成。在表面可以看到的細(xì)
          • 關(guān)鍵字: PCB  PCB  電路板  

          業(yè)余條件下制作電路板方法總覽

          • 前言  電路板是電子電路的載體,任何的電路設(shè)計(jì)都需要被安裝在一塊電路板上,才可以實(shí)現(xiàn)其功能。而加工電路板,又是業(yè)余電子愛(ài)好者感到最頭痛的事,往往是:半天時(shí)間就設(shè)計(jì)好的電路,可加工電路板卻花費(fèi)了幾天的時(shí)間。甚至一些很好的電路設(shè)計(jì)創(chuàng)意,卻因?yàn)榧庸る娐钒逄〞r(shí)間而放棄了實(shí)驗(yàn),無(wú)法繼續(xù)實(shí)現(xiàn)。 站長(zhǎng)20多年前就開(kāi)始搞電路實(shí)驗(yàn),最暈菜的也是做電路板,可謂是想盡了一切辦法:油漆、石蠟、復(fù)寫(xiě)紙、雕刻刀,甚至MM們用的指甲油、眉筆什么的東東都用上了,都還是不能達(dá)到高效、高質(zhì)制作實(shí)驗(yàn)電路板的目的?! 『髞?lái)到公司搞專業(yè)設(shè)計(jì)開(kāi)發(fā)
          • 關(guān)鍵字: 電路板  PCB  電路板  

          FPGA協(xié)同處理的優(yōu)勢(shì)

          • 摘要: 本文介紹的ESL技術(shù)為傳統(tǒng)的DSP系統(tǒng)設(shè)計(jì)人員提供了有效的FPGA的設(shè)計(jì)實(shí)現(xiàn)方法。關(guān)鍵詞: DSP;FPGA;ESL 傳統(tǒng)的、基于通用DSP處理器并運(yùn)行由C語(yǔ)言開(kāi)發(fā)的算法的高性能DSP平臺(tái),正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠?yàn)楫a(chǎn)品提供巨大的性能、功耗和成本優(yōu)勢(shì)。盡管優(yōu)勢(shì)如此明顯,但習(xí)慣于使用基于處理器的系統(tǒng)進(jìn)行設(shè)計(jì)的團(tuán)隊(duì),仍會(huì)避免使用FPGA,因?yàn)樗麄內(nèi)狈Ρ匾挠布寄?,?lái)將FPGA用作協(xié)處理器(圖1)。不熟悉像VHDL和Verilog這樣
          • 關(guān)鍵字: 0611_A  DSP  ESL  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_技術(shù)長(zhǎng)廊  

          FPGA進(jìn)入嵌入式領(lǐng)域,處理器內(nèi)核成關(guān)鍵

          • 全球FPGA整體市場(chǎng)最近幾年迅速擴(kuò)大,其中與嵌入式FPGA處理器相關(guān)的Design Win數(shù)量正在迅速增長(zhǎng),潛力巨大。就像打開(kāi)潘多拉的盒子,有了可以運(yùn)行操作系統(tǒng)或?qū)崟r(shí)操作系統(tǒng)的處理器內(nèi)核,相信FPGA正在真正意義上大規(guī)模進(jìn)入嵌入式設(shè)計(jì)領(lǐng)域。 從Xilinx、Altera到Actel、Lattice,F(xiàn)PGA提供商都已經(jīng)有可在FPGA邏輯模塊旁實(shí)現(xiàn)的“硬”核,或者可以直接在FPGA結(jié)構(gòu)中運(yùn)行的“軟” 核處理器。硬核的好處是能夠提供更快的數(shù)據(jù)處理能力,所謂軟核需要FPGA廠商提供的PLD軟件進(jìn)行配置,然后固
          • 關(guān)鍵字: 0611_A  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_技術(shù)長(zhǎng)廊  

          賽靈思90nm FPGA平臺(tái)出貨量達(dá)2600萬(wàn)片

          •  再創(chuàng)可編程邏輯器件行業(yè)新紀(jì)錄 賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX))在北京宣布:該公司90nm FPGA平臺(tái)出貨量達(dá)2600萬(wàn)片,再一次刷新了可編程邏輯行業(yè)(PLD)新記錄。賽靈思包括Spartan™-3 和Virtex™-4 FPGA兩大旗艦產(chǎn)品系列在內(nèi)的90nm FPGA平臺(tái)廣受市場(chǎng)歡迎,以累計(jì)營(yíng)收計(jì)算,在全球90nm FPGA市場(chǎng)上贏得了約70
          • 關(guān)鍵字: 90nm  FPGA  FPGA平臺(tái)  出貨量  單片機(jī)  嵌入式系統(tǒng)  賽靈思  

          基于FPGA的DDS調(diào)頻信號(hào)的研究與實(shí)現(xiàn)

          • 1 引言 直接數(shù)字頻率合成器(DDS)技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能和多功能的DDS芯片,專用DDS芯片采用了特定工藝,內(nèi)部數(shù)字信號(hào)抖動(dòng)很小,輸出信號(hào)的質(zhì)量高。然而在某些場(chǎng)合,由于專用的DDS芯片的控制方式是固定的,故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大,這時(shí)如果用高性能的FPGA器件設(shè)計(jì)符合自己需要的DDS電路就是一個(gè)很好的解
          • 關(guān)鍵字: DDS  FPGA  單片機(jī)  調(diào)頻信號(hào)  嵌入式系統(tǒng)  

          PCB華東大擴(kuò)廠 供應(yīng)鏈正快速膨脹

          •   在臺(tái)灣上市PCB廠在中國(guó)華東地區(qū)的產(chǎn)能的快速擴(kuò)張中,相對(duì)帶動(dòng)上游的銅箔基板(CCL)廠甚至更上游的玻纖布廠等供應(yīng)鏈也隨之大幅擴(kuò)充之中,CCL廠2007 年在華東有大量的產(chǎn)能開(kāi)出,而如玻纖布德宏工業(yè)也敲定在華東大舉設(shè)立新廠開(kāi)新產(chǎn)能。    玻纖布廠德宏工業(yè)決議在華東再投資900萬(wàn)美元,再度增建 100臺(tái)織布機(jī)的新廠。    德宏工業(yè)主管指出,新增設(shè)100臺(tái)織布機(jī)的新廠設(shè)立在華東地區(qū),預(yù)計(jì)于2008年第1季開(kāi)出,目前對(duì)設(shè)廠地點(diǎn)正得進(jìn)一步確認(rèn)中。目前德宏在華東的蘇州原
          • 關(guān)鍵字: PCB  單片機(jī)  供應(yīng)鏈  華東  擴(kuò)廠  膨脹  嵌入式系統(tǒng)  PCB  電路板  

          遠(yuǎn)程測(cè)控中嵌入式Web服務(wù)器的FPGA實(shí)現(xiàn)

          • 引 言    嵌入式系統(tǒng)是指被嵌入到各種產(chǎn)品或工程應(yīng)用中以微處理器或微控制器為核心的軟硬件系統(tǒng)。嵌入式系統(tǒng)與Internet技術(shù)相結(jié)合,形成的嵌入式Internet技術(shù)是近幾年隨著計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的普及而發(fā)展起來(lái)的一項(xiàng)新興技術(shù)。工程技術(shù)人員、管理人員或調(diào)試人員通過(guò)Web而不用親臨現(xiàn)場(chǎng)就可以得到遠(yuǎn)程數(shù)據(jù),并對(duì)測(cè)控儀器進(jìn)行控制、校準(zhǔn)等工作。這里介紹利用嵌入式軟核處理器Nios II及廣泛應(yīng)用的嵌入式操作系統(tǒng)uClinux來(lái)實(shí)現(xiàn)電網(wǎng)參數(shù)的遠(yuǎn)程測(cè)控服務(wù)器的功能。 &
          • 關(guān)鍵字: FPGA  Web  單片機(jī)  工業(yè)控制  嵌入式系統(tǒng)  遠(yuǎn)程測(cè)控  工業(yè)控制  

          基于DSP+FPGA的便攜數(shù)字存儲(chǔ)示波表設(shè)計(jì)

          • 本文提出了一種基于DSP+FPGA的嵌入式便攜數(shù)字存儲(chǔ)示波表的設(shè)計(jì)方案,充分利用微控制器技術(shù)和ASIC技術(shù)實(shí)現(xiàn)了嵌入式實(shí)時(shí)處理,很好地達(dá)到了體積小、重量輕、功能強(qiáng)、可靠性高的要求。
          • 關(guān)鍵字: FPGA  DSP  便攜  數(shù)字存儲(chǔ)    

          使用FPGA和IP Core實(shí)現(xiàn)定制緩沖管理

          • 在通信網(wǎng)絡(luò)系統(tǒng)中,流量管理的核心是緩存管理、隊(duì)列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)、工作原理及設(shè)計(jì)方法 目前硬件高速轉(zhuǎn)發(fā)技術(shù)的趨勢(shì)是將整個(gè)轉(zhuǎn)發(fā)分成兩個(gè)部分:PE(Protocol Engine,協(xié)議引擎)和TM(Traffic Management,流量管理)。其中PE完成協(xié)議處理,TM負(fù)責(zé)完成隊(duì)列調(diào)度、緩存管理、流量整形、QOS等功能,TM與轉(zhuǎn)發(fā)協(xié)議無(wú)關(guān)。 隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network
          • 關(guān)鍵字: Core  FPGA  IP  單片機(jī)  嵌入式系統(tǒng)  通訊  網(wǎng)絡(luò)  無(wú)線  

          使用一個(gè)FPGA便可實(shí)現(xiàn)的64通道下變頻器

          • RF Engines公司的ChannelCore64使設(shè)計(jì)者能夠用一個(gè)可對(duì)FPGA編程的IP核來(lái)替代多達(dá)16個(gè)DDC(直接下變頻器)ASIC,可顯著減少PCB面積,降低功耗而且增加靈活性。和原來(lái)的方法相比,新方法是降低成本的典型代表,隨著通道數(shù)目的增加,降低成本的需求愈加突出。在提供靈活性和簡(jiǎn)化設(shè)計(jì)的同時(shí),這種方法也能降低功耗。ChannelCore64的應(yīng)用包括無(wú)線基站,衛(wèi)星地面站和其它多通道無(wú)線電接收器等。在這些系統(tǒng)應(yīng)用中,需要從一個(gè)頻帶非常寬的信號(hào)中提取很多具有不同帶寬的通道(或者信號(hào)),然后將整個(gè)
          • 關(guān)鍵字: ChannelCore64  FPGA  單片機(jī)  嵌入式系統(tǒng)  

          基于單片機(jī)的FPGA并行配置方法

          • 在當(dāng)今變化的市場(chǎng)環(huán)境中,產(chǎn)品是否便于現(xiàn)場(chǎng)升級(jí)、是否便于靈活使用,已成為產(chǎn)品能否進(jìn)入市場(chǎng)的關(guān)鍵因素。在這種背景下,altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。這類器件的配置數(shù)據(jù)存儲(chǔ)在SRAM中。由于SRAM的掉電易失性,系統(tǒng)每次上電時(shí),必須重新配置數(shù)據(jù),只有在數(shù)據(jù)配置正確的情況下系統(tǒng)才能正常工作。這種器件的優(yōu)點(diǎn)是可在線重新配置ICR(In-Circuit Reconfigurability),在線配置方式一般有兩類:一是通過(guò)下載電費(fèi)由計(jì)算機(jī)直接對(duì)其進(jìn)行配置;二是通過(guò)微處理器對(duì)其
          • 關(guān)鍵字: altera  FPGA  單片機(jī)  可編程邏輯  配置數(shù)據(jù)  嵌入式系統(tǒng)  

          基于FPGA的相檢寬帶測(cè)頻系統(tǒng)的設(shè)計(jì)

          AMI Semiconductor繼續(xù)領(lǐng)跑FPGA-to-ASIC轉(zhuǎn)換行業(yè)

          •  現(xiàn)在轉(zhuǎn)換90nm Xilinx和Altera FPGA AMI Semiconductor, Inc. (AMIS) 今日宣布,它已具備將1.2伏90nm FPGA轉(zhuǎn)換為基于單元的130nm ASIC的能力。有了這種能力的支持,OEM就能從昂貴的高密FPGA原型制作轉(zhuǎn)到更節(jié)省成本的ASIC生產(chǎn)。 AMIS是首家供應(yīng)Altera和Xilinx 90nm FPGA所用嵌入式替換組件的公司,主要面向通
          • 關(guān)鍵字: AMI  FPGA  FPGA-to-ASIC  Semiconductor  單片機(jī)  嵌入式系統(tǒng)  轉(zhuǎn)換行業(yè)  

          賽靈思面向最新VIRTEX-5 LXT平臺(tái)

          • 最新的8.2i升級(jí)了ISE,PlanAhead和Chipscope Pro設(shè)計(jì)軟件加速設(shè)計(jì)收斂并為Virtex-5 LXT FPGA提供增強(qiáng)的生產(chǎn)力。  賽靈思公司今天宣布面向最新Virtex™-5 LXT FPGA平臺(tái)推出完整的邏輯設(shè)計(jì)解決方案,包含升級(jí)版集成軟件環(huán)境(ISE™)設(shè)計(jì)工具。Virtex™-5 LXT FPGA平臺(tái)是業(yè)內(nèi)第一款提供硬代碼PCI Express®
          • 關(guān)鍵字: FPGA  邏輯設(shè)計(jì)  賽靈思  
          共8328條 542/556 |‹ « 540 541 542 543 544 545 546 547 548 549 » ›|

          fsp:fpga-pcb介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條fsp:fpga-pcb!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fsp:fpga-pcb的理解,并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();