- 隨著大規(guī)模集成電路技術的發(fā)展與成熟，CMOS工藝以其低成本、低功耗、高集成度的優(yōu)點使得采用CMOS工藝實現(xiàn)高性能集成鎖相環(huán)具有十分重要的意義和廣闊的前景。
- 關鍵字：
芯片 設計 相環(huán) 電荷 CMOS 工藝 基于
- “硅CMOS技術完全可以擴展至10nm以下。如果能夠充分導入三維NAND閃存技術、可變電阻式存儲器(ReRAM)以及EUV曝光技術等新構(gòu)造、新材料和新工藝，硅CMOS技術將繼續(xù)保持其主導地位”。
- 關鍵字：
CMOS 10nm
- Verilog HDL語言是IEEE標準的用于邏輯設計的硬件描述語言，具有廣泛的邏輯綜合工具支持，簡潔易于理解。本文就STAR250這款CMOS圖像敏感器，給出使用Verilog HDL語言設計的邏輯驅(qū)動電路和仿真結(jié)果。
- 關鍵字：
驅(qū)動 電路設計 敏感 圖像 VerilogHDL CMOS 基于
- 新傳感器產(chǎn)業(yè)作為近兩年來逐漸升溫的新興產(chǎn)業(yè)之一，不斷吸引著各方的眼球。作為信息通信產(chǎn)業(yè)的前沿領域和最新方向，新傳感器產(chǎn)業(yè)是“感知中國”、“智慧地球”的基石，在當前更被賦予了全新內(nèi)涵，蘊藏著巨大機遇。在搶抓發(fā)展的大潮中，敢為人先的江陰人當然不會放過這一極好的發(fā)展良機。
- 關鍵字：
CMOS 傳感器
- 本文將以笙科電子的2.4GHz IEEE 802.15.4射頻收發(fā)器(適用于Zigbee標準，RF4CE則是基于Zigbee的遙控器應用規(guī)范)為例，介紹超低功率CMOS無線射頻芯片的設計概要，從電路設計到系統(tǒng)觀點，說明芯片設計和應用過程中需要考
- 關鍵字：
芯片 設計 考慮 射頻 無線 Zigbee CMOS 基于
- 高性能模擬與混合信號IC領導廠商Silicon Laboratories (芯科實驗室有限公司)今日發(fā)表業(yè)界最具頻率彈性可在線編程的CMOS時鐘發(fā)生器。新推出的8路時鐘發(fā)生器Si5350/51內(nèi)置壓控石英晶體振蕩器(VCXO)，能以單一時鐘IC取代傳統(tǒng)的多器件鎖相環(huán)(PLL)解決方案，與其他時鐘產(chǎn)品相比，Si5350/51可提供兩倍的頻率彈性，且可分別降低70%的抖動和30%的功耗。
- 關鍵字：
芯科實驗室 CMOS 時鐘發(fā)生器 Si5350/51
- 如何建立一個小型獨立報警電路的CMOS 說明 這是一種小型獨立報警電路的選擇。每個警報的主要特點是線路圖上描述自己。他們都具有非常低的待機電流。因此，他們非常適合電池供電。每個電路對將打印出一張A4紙。
- 關鍵字：
報警 電路 CMOS 獨立 小型 建立 一個 如何
- 如何建立一個CMOS 4060防盜報警器 說明 這是一個區(qū)域報警 - 自動出入和警笛截止定時器。這將容納所有的常閉輸入設備一般類型 - 例如磁簧觸點 - 鋁箔膠帶 - PIRs等，但它很容易添加一個常開觸發(fā)。示意圖 當
- 關鍵字：
防盜報警 CMOS 一個 建立 如何
- 如何建立一個更簡單的CMOS單防區(qū)報警器說明 這是一個簡單的單區(qū)防盜報警電路。它的功能包括自動出入境延誤和定時貝爾/警報器停產(chǎn)。它的設計是與常閉類型的輸入設備的正常使用，例如 - 磁簧聯(lián)系方式 - 微動開關
- 關鍵字：
防區(qū) 報警 CMOS 簡單 建立 一個 如何
- 如何構(gòu)建基于一個CMOS單防區(qū)報警器 說明 該電路具有自動出入延誤 - 計時鐘切斷 - 和系統(tǒng)重置。它為常開和常閉開關提供 - 并將滿足通常的輸入設備(壓力墊，磁簧接觸，鋁箔膠帶，PIRs和慣性傳感器)?！ ∪绻G
- 關鍵字：
防區(qū) 報警器 CMOS 一個 構(gòu)建 基于 如何
- 這個測試儀的基礎是一個皮爾茲CMOS緩沖振蕩器（圖一）。這種振蕩器采用單一CMOS逆變偏頻在其線性區(qū)域通過電阻R1 以形成一個高增益反相放大器。由于這個高增益，這個逆變器比一個非緩沖門消耗的功率低，甚至是很小的信
- 關鍵字：
CMOS 電感測試儀 方案
- 提出一種標準CMOS工藝結(jié)構(gòu)的低壓、低功耗電壓基準源，工作電壓為5～10 V。利用飽和態(tài)MOS管的等效電阻特性，對PTAT基準電流進行動態(tài)電流反饋補償，設計了一種輸出電壓為1．3 V的帶隙基準電路。使輸出基準電壓溫度系數(shù)在-25～+120℃范圍的溫度系數(shù)為7．427pp-m／℃，在27℃時電源電壓抑制比達82 dB。該基準源的芯片版圖面積為0．022 mm2，適用于低壓差線性穩(wěn)壓囂等領域。
- 關鍵字：
CMOS 高精度 帶隙基準源
- CMOS成像技術的領先創(chuàng)新者ApTIna今日推出其高性能、功能豐富、APS-C格式的1600萬像素的圖像傳感器。特別的設計令該產(chǎn)品可實現(xiàn)專業(yè)攝影師所要求的高畫質(zhì)，除了以10幀/秒的速度捕捉1600萬像素的靜態(tài)圖像以外，新的MT9H004傳感器亦具備較高的靈敏度、較小的暗電流和較低的讀出噪聲。憑借該公司最新的動態(tài)響應(DR)像素技術創(chuàng)新(稱為Aptina DR-Pix技術)，新的APS-C格式成像解決方案在低亮度條件下可增加5分貝的信噪比(SNR)，而無需犧牲高亮度環(huán)境中的表現(xiàn)。高亮度下的最大信噪比可達
- 關鍵字：
圖像傳感器 CMOS
- 邏輯LSI的基本元件——CMOS晶體管的發(fā)展估計將在2013年前后15nm工藝達到量產(chǎn)水平時迎來重大轉(zhuǎn)折點。將由現(xiàn)行的平面型晶體管向具備三維溝道的立體型晶體管過渡。美國英特爾及臺灣臺積電(TSMC)等知名半導體廠商均已開始表現(xiàn)出這種技術意向。LSI的制造技術發(fā)生巨變之后，估計也會對各公司的微細化競爭帶來影響。
元件材料及曝光技術也會出現(xiàn)轉(zhuǎn)折
“估計一多半的半導體廠商都會在15nm工藝時向FinFET過渡”(英特爾)。“在20nm以
- 關鍵字：
CMOS 15nm 立體晶體管
- 本文以比較器為基本電路，采用恒流源充放電技術，設計了一種基于1.0mu;m CMOS工藝的鋸齒波振蕩電路，并對其各單元組成電路的設計進行了闡述。同時利用Cadence Hspice仿真工具對電路進行了仿真模擬，結(jié)果表明，鋸
- 關鍵字：
CMOS 工藝 鋸齒波 振蕩電路
iso2-cmos介紹
您好，目前還沒有人創(chuàng)建詞條iso2-cmos!
歡迎您創(chuàng)建該詞條，闡述對iso2-cmos的理解，并與今后在此搜索iso2-cmos的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
