<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

11.12珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈速來搶位｜11.14上海｜NI全聯(lián)結(jié)峰會2024 來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> multi-pll

multi-pll 文章進入multi-pll技術(shù)社區(qū)

基于PLL的測試測量時鐘恢復(fù)方案

　不管是放到測試設(shè)置中，還是作為被測設(shè)備的一部分，時鐘恢復(fù)都在進行準(zhǔn)確的測試測量時發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內(nèi)部的數(shù)據(jù)都使用公共時鐘定時。不管是沿著幾英寸的電路板傳
關(guān)鍵字： PLL 測試測量時鐘恢復(fù) 方案

基于壓控振蕩器（VCO）的高性能鎖相環(huán)（PLL）設(shè)計

簡介
“鎖相環(huán)”(PLL)是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊。PLL通常用在無線電接收機或發(fā)射機中，主要提供“本振”(LO)功能；也可用于時鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)(A/D)轉(zhuǎn)換
關(guān)鍵字： VCO PLL 壓控振蕩器性能

基于異步FIFO和PLL的雷達數(shù)據(jù)采集系統(tǒng)

1引言隨著雷達系統(tǒng)中數(shù)字處理技術(shù)的飛速發(fā)展，需要對雷達回波信號進行高速數(shù)據(jù)采集。在嵌入式條件...
關(guān)鍵字：異步FIFO PLL 雷達數(shù)據(jù)采集

基于DDS+PLL實現(xiàn)跳頻信號源的設(shè)計方法

　　航空通信設(shè)備包括短波通信、超短波通信設(shè)備，短波、超短波通信設(shè)備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強、抗偵測能力好、頻譜利用率高和易于實現(xiàn)碼分多址等優(yōu)點被稱為無線電通信的ldquo
關(guān)鍵字：設(shè)計方法信號源實現(xiàn) DDS PLL 基于

航空系統(tǒng)跳頻信號源的方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：跳頻通信信號源 DDS+PLL 鎖相環(huán)

基于CSMC工藝的零延時緩沖器的PLL設(shè)計

　1 引言　　本文在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎(chǔ)上進行改進，設(shè)計了一款用于多路輸出時鐘緩沖器中的鎖相環(huán)，其主要結(jié)構(gòu)包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預(yù) 分頻結(jié)構(gòu)減小
關(guān)鍵字： CSMC PLL 工藝零延時

與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路

電路的功能如果要求振蕩頻率準(zhǔn)確、穩(wěn)定度好，采用石英晶體振蕩器作本振的PLL合成振蕩電路是比較合適的。但本電路采用了C-MOS型的PLL IC（4046），VCO輸出為方波，能以1KHZ為一級在1KHZ~399KHZ范圍內(nèi)連續(xù)變化。全部采
關(guān)鍵字： PLL 合成振蕩電路 399KHZ 穩(wěn)定晶體振蕩器等效頻率

PLL-VCO設(shè)計及制作

在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱為頻率合成器。
此一PLL-VCO電路的設(shè)計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
關(guān)鍵字： PLL-VCO

PLL電路設(shè)計原理及制作

在通信機等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。

無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法
關(guān)鍵字： PLL 電路設(shè)計原理

采用PLL（鎖相環(huán)）IC的頻率N（1~10）倍增電路

電路的功能很多電路都要求把頻率準(zhǔn)確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
關(guān)鍵字： PLL 10 IC的鎖相環(huán)

ADI 發(fā)布針對RF設(shè)計的新版PLL頻率合成器設(shè)計軟件

　　ADI全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，和提供覆蓋整個 RF 信號鏈的 RF IC 功能模塊的全球領(lǐng)導(dǎo)者，最近宣布發(fā)布 ADIsimPLL(TM) 3.3版 ( http://www.analog.com/adisimpll )，這是其大獲成功的鎖相環(huán) (PLL) 電路設(shè)計和評估工具的最新版本。ADIsimPLL 3.3版 ( http://www.analog.com/adisimpll ) 可協(xié)助用戶對采用 ADI PLL 頻率合成器 ( http://www.analog.com/zh/p
關(guān)鍵字： ADI PLL 頻率合成器

Hittite PLL以質(zhì)取勝

　　頻率源可以說是一個通信系統(tǒng)的心臟，心臟的好壞很大程度上決定著一個機體的健康狀況，而鎖相環(huán)又是頻率源的主要組成部分，因此性能優(yōu)異的鎖相環(huán)芯片對于通信系統(tǒng)來說是非常重要的。　　鎖相環(huán)的相位噪聲對電子設(shè)備和電子系統(tǒng)的性能影響很大。從頻域看它分布在載波信號兩旁按冪律譜分布，無論做發(fā)射激勵信號，還是接收機本振信號以及各種頻率基準(zhǔn)時，這些相位噪聲將在解調(diào)過程中都會和信號一樣出現(xiàn)在解調(diào)終端，引起基帶信噪比下降，誤碼率增加。　　低相噪Hittite鎖相環(huán)產(chǎn)品分為集成VCO和沒有集成VCO兩種。集成VCO的PL
關(guān)鍵字：世強電訊 PLL 基站類鎖相環(huán)

基于DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn)

基于DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn),摘要：結(jié)合DDS+PLL技術(shù)，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統(tǒng)中高性能頻率合成器的設(shè)計與實現(xiàn)。詳細介紹系統(tǒng)中核心芯片的性能、結(jié)構(gòu)及使用方法，并運用ADS和ADISimPLL軟件對設(shè)計方案進行
關(guān)鍵字：合成器設(shè)計實現(xiàn) 頻率高性能 DDS PLL 基于

DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn)

DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn),摘要：結(jié)合DDS+PLL技術(shù)，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統(tǒng)中高性能頻率合成器的設(shè)計與實現(xiàn)。詳細介紹系統(tǒng)中核心芯片的性能、結(jié)構(gòu)及使用方法，并運用ADS和ADISimPLL軟件對設(shè)計方案進行
關(guān)鍵字：設(shè)計實現(xiàn) 合成器頻率 PLL 高性能 DDS

DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計

DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計,本文設(shè)計了一種應(yīng)用于DSP內(nèi)嵌鎖相環(huán)的低功耗、高線性CM0S壓控環(huán)形振蕩器。電路采用四級延遲單元能方便的獲得正交輸出時鐘，每級采用RS觸發(fā)結(jié)構(gòu)來產(chǎn)生差分輸出信號，在有效降低靜態(tài)功耗的同時．具有較好的抗噪聲能力。在延遲單元的設(shè)計時。綜合考慮了電壓控制的頻率范圍以及調(diào)節(jié)線性度，選擇了合適的翻轉(zhuǎn)點。仿真結(jié)果表明．電路叮實現(xiàn)2MHz至90MHz的頻率調(diào)節(jié)范圍，在中心頻率附近具有很高的調(diào)節(jié)線性度，可完全滿足DSP芯片時鐘系統(tǒng)的要求。
關(guān)鍵字：振蕩器設(shè)計環(huán)形 CMOS 內(nèi)嵌 PLL DSP

共158條 8/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »

multi-pll介紹

您好，目前還沒有人創(chuàng)建詞條multi-pll!
歡迎您創(chuàng)建該詞條，闡述對multi-pll的理解，并與今后在此搜索multi-pll的朋友們分享。創(chuàng)建詞條

multi-pll電路

以太網(wǎng)物理層芯片時鐘同步PLL的設(shè)計方案
寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機原理圖
采用M51728L的PLL電路
CD4046組成的PLL調(diào)頻解調(diào)

multi-pll相關(guān)帖子

永磁同步電機無位置傳感器系列（2）——關(guān)于ESO-PLL（基于擴張狀態(tài)觀測器的高階鎖相環(huán)）的分析
新版本發(fā)布|GreenHills2023.5.4來啦！
GreenHills新版本的7個亮點
GreenHills編譯器版本變更說明
GreenHills新版本（MultiV8）發(fā)布啦！
定時決定一切：如何使用部分PLL創(chuàng)建調(diào)制波形
如何根據(jù)基本的數(shù)據(jù)表規(guī)格估算出PLL的相位噪聲
有什么芯片或電路可以實現(xiàn)檢測方波信號的有無？

multi-pll資料下載

永磁同步電機無位置傳感器系列（2）——關(guān)于ESO-PLL（基于擴張狀態(tài)觀測器的高階鎖相環(huán)）的分析
基于電流誤差和PLL估算的無感FOC算法MATLAB代碼生成技術(shù)
Design of CMOS Phase-Locked Loops
使用Cyclone器件中的PLL
ADI-20190219
讓ADI PLL產(chǎn)品發(fā)揮最大效用
ADI公司PLL產(chǎn)品系列的最新發(fā)展
時鐘的基本原理

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();