<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> rf-fpga

          美高森美推出高集成度IGLOO2拓寬FPGA產(chǎn)品組合

          •  美高森美公司(Microsemi Corporation) 現(xiàn)在宣布推出用于工業(yè)、商業(yè)、航空、國(guó)防、通信和安全應(yīng)用的IGLOO?2現(xiàn)場(chǎng)可編程門陣列(FPGA)系列產(chǎn)品?;诜且资钥扉W技術(shù)的IGLOO2 FPGA器件具有最多的主流FPGA特性功能,包括通用輸入/輸出(GPIOs)、5G SERDES接口,以及現(xiàn)今市場(chǎng)上很多相似器件都提供的PCI Express? endpoint,并且具有業(yè)界唯一的高性能存儲(chǔ)器子系統(tǒng)。
          • 關(guān)鍵字: 美高森美  FPGA  IGLOO2  

          國(guó)內(nèi)FPGA如何因地制宜 探索FPGA研制與應(yīng)用發(fā)展新道路

          •   歸納而言,國(guó)產(chǎn)FPGA產(chǎn)業(yè)化之路的主要挑戰(zhàn)仍然表現(xiàn)在專業(yè)人才缺、產(chǎn)業(yè)周期長(zhǎng)、技術(shù)門檻高及投入資金大。加之其他外部因素,例如市場(chǎng)需求變化頻、整機(jī)研發(fā)周期短、芯片更新?lián)Q代快、產(chǎn)品成本控制低、配套生產(chǎn)能力弱、培育引導(dǎo)環(huán)境缺等因素,給國(guó)產(chǎn)FPGA的研制單位無(wú)形中增加了更大的壓力。   國(guó)內(nèi)的FPGA廠商應(yīng)該因地制宜,在跟隨半導(dǎo)體工藝改進(jìn)步伐的同時(shí),結(jié)合市場(chǎng)細(xì)分需求的變化,利用系統(tǒng)整合與設(shè)計(jì)服務(wù)的競(jìng)爭(zhēng)優(yōu)勢(shì),探索FPGA研制與應(yīng)用發(fā)展的新道路。   面向細(xì)分的應(yīng)用市場(chǎng),實(shí)現(xiàn)芯片級(jí)的整合理念,包括探討可
          • 關(guān)鍵字: FPGA  IP授權(quán)  

          整合高性能儀器和FPGA 實(shí)現(xiàn)最佳WLAN測(cè)量

          • 在《下一代無(wú)線局域網(wǎng)》白皮書中已經(jīng)討論了最新的802.11標(biāo)準(zhǔn)存在的一些問(wèn)題。眾所周知,測(cè)試工程師都想盡快找到測(cè)試該標(biāo)準(zhǔn)的測(cè)試設(shè)備。大多數(shù)測(cè)試工程師發(fā)現(xiàn)使用最佳性能的昂貴盒式儀器的傳統(tǒng)方法已經(jīng)無(wú)法適用于該情況。出現(xiàn)該問(wèn)題的原因十分簡(jiǎn)單:測(cè)試工程師急需各種資源,主要包括時(shí)間、預(yù)算和空間。
          • 關(guān)鍵字: NI  測(cè)量  MIMO  FPGA  

          設(shè)定相位同調(diào)RF量測(cè)系統(tǒng):從 MIMO 到波束賦形

          • 從傳送出第一筆無(wú)線電波之后,工程師就持續(xù)發(fā)明新方法,以優(yōu)化電磁微波訊號(hào)。RF 訊號(hào)已廣泛用于多種應(yīng)用,其中又以無(wú)線通信與 RADAR 的 2 項(xiàng)特殊應(yīng)用正利用此常見技術(shù)。就本質(zhì)而言,此 2 項(xiàng)應(yīng)用的獨(dú)到之處,即是利用電磁波的空間維度 (Spatial dimension)。
          • 關(guān)鍵字: 電磁波  RF  分析器  

          基于Flash和JTAG的FPGA系統(tǒng)

          • 基于Flash和JTAG的FPGA系統(tǒng), 引言針對(duì)需要切換多個(gè)FPGA配置碼流的場(chǎng)合, Xilinx公司提出了一種名為System ACE的解決方案,它利用CF(Compact Flash)存儲(chǔ)卡來(lái)替代配置用PROM,用專門的ACE控制芯片完成CF卡的讀寫,上位機(jī)軟件生成專用的ACE文件并下
          • 關(guān)鍵字: 系統(tǒng)  FPGA  JTAG  Flash  基于  

          如何利用FPGA解決手持設(shè)備MPU的功耗問(wèn)題

          • 消費(fèi)類手持設(shè)備市場(chǎng)正呈跳躍式發(fā)展。便攜式產(chǎn)品處理能力不斷增加,所支持的應(yīng)用越來(lái)越多;產(chǎn)品更新?lián)Q代速度加快...
          • 關(guān)鍵字: 手持設(shè)備    FPGA    MPU  

          分?jǐn)?shù)階Fourier變換應(yīng)用于水聲通信及其FPGA實(shí)現(xiàn)

          • 摘要:線性調(diào)頻信號(hào)瞬時(shí)頻率隨時(shí)間呈線性變化,其在分?jǐn)?shù)階傅里葉變換域中具有能量聚焦特性,利用這一特性,將分?jǐn)?shù)階傅立葉變換應(yīng)用于由LFM信號(hào)充當(dāng)信息載體的水聲通信體制中。研究表明:該應(yīng)用能夠提高系統(tǒng)的抗噪聲干擾、抗多徑干擾和頻率選擇性衰減的能力。并在FPGA上完成了該方法的實(shí)現(xiàn),驗(yàn)證了算法的可行性。
          • 關(guān)鍵字: Fourier  FPGA  水聲通信  201307  

          T-MMB系統(tǒng)中LDPC碼譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:本文設(shè)計(jì)了一種符合手機(jī)電視T-MMB標(biāo)準(zhǔn)的信道譯碼解決方案,并進(jìn)行了MATLAB仿真和FPGA的實(shí)現(xiàn)。同時(shí)針對(duì)部分并行結(jié)構(gòu)的準(zhǔn)循環(huán)低密度校驗(yàn)(QC-LDPC)碼譯碼器,提出了基于塊RAM的高效存儲(chǔ)方法。
          • 關(guān)鍵字: LDPC  FPGA  201307  

          FPGA的信源全系統(tǒng)復(fù)合加密技術(shù)及其應(yīng)用

          • 摘要:本文闡述基于FPGA設(shè)計(jì)實(shí)現(xiàn)加密產(chǎn)品的優(yōu)勢(shì),并以實(shí)際產(chǎn)品說(shuō)明FPGA在信源全系統(tǒng)復(fù)合加密方面的應(yīng)用。
          • 關(guān)鍵字: FPGA  加密技術(shù)  系統(tǒng)復(fù)合  201307  

          行業(yè)領(lǐng)先者談安防監(jiān)控趨勢(shì)

          • 摘要:部分中外安防監(jiān)控領(lǐng)域廠商介紹了當(dāng)前安防領(lǐng)域的最新趨勢(shì),涵蓋FPGA、DSP和圖像傳感器廠商。
          • 關(guān)鍵字: FPGA  監(jiān)控  201307  

          集成RF混頻器與無(wú)源混頻器方案的性能比較

          • 過(guò)去,RF研發(fā)人員在高性能接收器設(shè)計(jì)中使用無(wú)源下變頻混頻器取得了較好的整體線性指標(biāo)和雜散指標(biāo)。但在這些設(shè)計(jì)中使用分立的無(wú)源混頻器也存在一些缺點(diǎn)。
          • 關(guān)鍵字: Maxim  RF  無(wú)源混頻器  

          UMTS 基站接收器占板面積僅為半平方英寸

          • 在滿足宏蜂窩基站性能要求的前提之下,集成度究竟能夠達(dá)到多高? 工藝技術(shù)仍然限定某些重要的功能部件必須采用特殊工藝來(lái)制造:在射頻 (RF) 領(lǐng)域采用GaAs 和 SiGe 工藝,高速 ADC 采用細(xì)線 CMOS 工藝,而高品質(zhì)因數(shù) (High-Q) 濾波器則無(wú)法采用半導(dǎo)體材料很好地實(shí)現(xiàn)。此外,市場(chǎng)對(duì)于提高集成度的需求并沒(méi)有停止。
          • 關(guān)鍵字: 凌力爾特  RF  UMTS  LTM9004  

          RF與數(shù)模電路的PCB設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 數(shù)模電路  PCB設(shè)計(jì)  RF  回?fù)p  

          RF電路設(shè)計(jì)中降低寄生信號(hào)的八大途徑

          • RF電路板設(shè)計(jì)最重要的是不該有信號(hào)的地方要隔離信號(hào),而該有信號(hào)的地方一定要獲得信號(hào)。這就要求我們有意識(shí)地采取措施,確保信號(hào)隔離于其路徑適當(dāng)?shù)牟课弧R粽{(diào)、信號(hào)、時(shí)鐘及其在電路板上任何地方生成的所有諧波都可能作為寄生信號(hào)混入輸出信號(hào),甚至可能會(huì)進(jìn)入混頻器和轉(zhuǎn)換器進(jìn)而被轉(zhuǎn)換、反映并混淆為寄生信號(hào)。
          • 關(guān)鍵字: RF  電路板  

          14納米FPGA展現(xiàn)突破性優(yōu)勢(shì)

          •   工藝領(lǐng)先一直是FPGA前進(jìn)的動(dòng)力所在。Altera最近推出了采用英特爾14nmTri-Gate(三柵極)工藝的第10代FPGA器件Stratix10FPGA和SoC,以及采用TSMC20nm工藝的Arria10產(chǎn)品,并對(duì)體系結(jié)構(gòu)進(jìn)行了優(yōu)化,展示出突破性的產(chǎn)品優(yōu)勢(shì)。   實(shí)現(xiàn)重大突破   Stratix10FPGA和SoC不但采用了英特爾14nm三柵極工藝,其內(nèi)核的工作頻率也提高到1GHz。   目前,市場(chǎng)上的FPGA最多集成不超過(guò)100萬(wàn)個(gè)邏輯單元,但是Stratix10能夠把這個(gè)密度提高3倍,
          • 關(guān)鍵字: 14納米  FPGA  
          共7039條 197/470 |‹ « 195 196 197 198 199 200 201 202 203 204 » ›|

          rf-fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();