<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> rf-fpga

rf-fpga 文章進入rf-fpga技術社區(qū)

Altera有望2012年成FPGA龍頭

　　市場分析師預測，全球營收排名第二大的可程序化邏輯組件供貨商Altera，有機會在2012年初取代該市場龍頭Xilinx躍上第一大供貨商位置。　
關鍵字： Altera FPGA

FPGA實現(xiàn)IRIG-B(DC)碼編碼和解碼的設計

為達到IRIG-B碼與時間信號輸入、輸出的精確同步，采用現(xiàn)代化靶場的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)IRIG-B碼編碼和解碼的設計方案和體系結構，設計中會涉及到幾個不同的時鐘頻率，F(xiàn)PGA對時鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點。結果表明，F(xiàn)PGA能夠確保為從設備提供同源的時鐘基準，使時鐘與信號的延遲控制在200 ns以內，從而得到了IRIG-B碼與時間精確同步的效果。
關鍵字： IRIG-B FPGA DC 編碼

基于FPGA與DSP的雷達高速數(shù)據(jù)采集系統(tǒng)

激光雷達的發(fā)射波及回波信號經光電器件轉換形成的電信號具有脈寬窄，幅度低，背景噪聲大等特點，對其進行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問題。同時，A／D轉換器與數(shù)字信號處理器直接連接會導致數(shù)據(jù)傳輸不及時，影響系統(tǒng)可靠性、實時性。針對激光雷達回撥信號，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內部的異步FIFO和DCM實現(xiàn)A／D轉換器與DSP的高速外部存儲接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時序以及DSP的EMIF的設置參數(shù)，并對異步FIFO數(shù)據(jù)讀寫進行仿真，結合硬件結構詳細地
關鍵字： FPGA DSP 雷達高速數(shù)據(jù)

高精度DDFS信號源FPGA實現(xiàn)

為進行高精度信號源的設計，同時降低設計成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術，對正弦信號等數(shù)據(jù)進行1／4周期壓縮存儲到ROM中，在外部時鐘頻率為50 MHz，實現(xiàn)了正弦信號源的設計，同時，實現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調制信號，系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結果表明，信號源精度高，頻率調整步進可達0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
關鍵字： DDFS FPGA 高精度信號源

基于FPGA的視頻格式轉換系統(tǒng)設計

摘要: 針對電視制式PAL /NTSC 信號輸出VGA 顯示格式的解決辦法，詳細講述了基于FPGA 視頻格式轉換系統(tǒng)的設計實現(xiàn)。采用Cyclone Ⅲ系列的EP3C1*84C6作為核心處理器件，實現(xiàn)了NTSC /PAL制式視頻的解碼、色空間轉換(
關鍵字：系統(tǒng) 設計轉換格式 FPGA 視頻基于

一種基于FPGA 的嵌入式塊SRAM 的設計

摘　要：文章中提出了一種應用于FPGA 的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進行清零，且編程后為兩端口獨
關鍵字： FPGA SRAM 嵌入式

基于FPGA的語音存儲與回放系統(tǒng)設計

1 設計要求　　設計并制作一個數(shù)字化語音存儲與回放系統(tǒng)，其示意圖如圖1所示。

圖1 數(shù)字化語音存儲與回放系統(tǒng)示意圖　　(1)放大器1的增益為46dB，放大器2的增益為40dB，增益均可調；　　(2)帶通濾波器：通帶為30
關鍵字： FPGA 語音存儲回放系統(tǒng)設計

基于FPGA 與VHDL 的微型打印機的驅動設計

摘要：為了取代傳統(tǒng)利用單片機驅動微型打印機，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設計驅動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VH DL 實現(xiàn)對微型打印機的時序控
關鍵字： FPGA VHDL 微型打印機驅動設計

基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復接器的設計

在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴大傳輸容量和提高傳輸效率，滿足同時傳輸幾種業(yè)務的需求，通常采用時分復用的方法，將若干個低速數(shù)字碼流按一定格式合并成一個高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個業(yè)務信
關鍵字： FPGA 衛(wèi)星便攜數(shù)字復接器

根升余弦脈沖成形濾波器FPGA實現(xiàn)

摘要：提出了基于電路分割技術實現(xiàn)通信系統(tǒng)發(fā)送端根升余弦波形成形濾波器查表法的FPGA結構，節(jié)省了ROM單元，討論了其ROM初始化時形波數(shù)據(jù)的組織方法，完成了該結構的VHDL實現(xiàn)，給出了該設計在Modelsim環(huán)境下的時序仿
關鍵字： FPGA 脈沖成形濾波器

SoC FPGA上的策略考慮

SoC FPGA上的策略考慮,引言　　集成了 FPGA 架構、硬核 CPU 子系統(tǒng)以及其他硬核 IP 的半導體器件 SoC FPGA 已經發(fā)展到了一個“關鍵點”，它在今后十年中會得到廣泛應用，為系統(tǒng)設計人員提供更多的選擇。對于在 FPGA 上開發(fā)的系統(tǒng)
關鍵字：考慮策略 FPGA SoC

PLD/FPGA硬件語言設計verilog HDL

PLD/FPGA硬件語言設計verilog HDL,HDL概述　　隨著EDA技術的發(fā)展，使用硬件語言設計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語法嚴格;而Verilog HDL是在C語言的基礎上發(fā)展起來的一種硬
關鍵字： verilog HDL 設計語言硬件 PLD/FPGA

基于DSP+FPGA的紅外圖像小目標檢測系統(tǒng)設計

基于DSP+FPGA的紅外圖像小目標檢測系統(tǒng)設計,研究單幀紅外圖像小目標的檢測問題。對傳統(tǒng)基于數(shù)學形態(tài)學的Top-hat算子進行分析和實驗，并利用一種最大類間方差方法確定分割閾值，進行圖像分割和目標檢測。在Matlab仿真中發(fā)現(xiàn)，這種方法能夠在一定程度上提高單幀圖像目標檢測的成功率，并且在一定程度上能夠適應不同環(huán)境的需要，在實際應用中具有一定的魯棒性。同時描述一種基于DSP+FPGA的紅外圖像處理系統(tǒng)，該結構在一定程度上可滿足實時性和靈活性的要求，具有很強的通用性和可擴展性。介紹了該系統(tǒng)的總體結構，并且給
關鍵字：目標檢測系統(tǒng) 設計圖像紅外 DSP FPGA 基于

市場需求推動FPGA、CPU、DSP走向融合

　　實際上，推動某項或幾項技術發(fā)展方向的真正動力是市場與技術的綜合因素，技術本身或內在的發(fā)展慣性并不是最重要的，或者說并非唯一決定性因素。　　
關鍵字： FPGA DSP

Altera開始提供業(yè)界第一款集成EFEC解決方案

　　Altera公司日前宣布，開始提供業(yè)界第一款集成增強前向糾錯(EFEC) IP內核，該內核針對高性能Stratix IV和Stratix V系列FPGA進行了優(yōu)化。EFEC7和EFEC20是Altera Newfoundland技術中心 (以前的Avalon Microelectronics) 開發(fā)的多維IP內核，專門面向城域和長距離光傳送網(OTN)等100G應用而設計?！?/li>
關鍵字： Altera FPGA

共6386條 282/426 |‹ « 280 281 282 283 284 285 286 287 288 289 » ›|

rf-fpga介紹

您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。創(chuàng)建詞條

rf-fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

rf-fpga相關帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網推流
RDMA IP 設計簡介
詳解FPGA六大應用領域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

rf-fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經網絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網絡數(shù)據(jù)傳輸存儲系統(tǒng)

rf-fpga專欄文章

熱門主題

樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();