rf-fpga 文章 進(jìn)入rf-fpga技術(shù)社區(qū)
基于DVI和FPGA的視頻疊加器設(shè)計(jì)
- 摘要：利用FPGA作為主控單元，以數(shù)字視頻接口DVI為視頻接口、TI公司的TFP401和TFP410為視頻信號(hào)的編解碼芯片...
- 關(guān)鍵字： FPGA 最小化傳輸差分信號(hào)
基于FPGA控制VGA顯示的多通道數(shù)字示波器的設(shè)計(jì)
- 摘要：為了實(shí)現(xiàn)對(duì)0～1 MHz的信號(hào)進(jìn)行測(cè)量以及顯示的目的，制作了基于SOPC技術(shù)的VGA顯示數(shù)字存儲(chǔ)示波器。采用硬件與軟件相配合的設(shè)計(jì)方法，主要模塊有基于FPGA的最小系統(tǒng)模塊、信號(hào)調(diào)理電路模塊、AD采樣模塊、觸發(fā)電路
- 關(guān)鍵字： FPGA VGA 多通道 數(shù)字示波器
基于FPGA的FIR數(shù)字濾波器的優(yōu)化設(shè)計(jì)
- 摘要：提出采用正則有符號(hào)數(shù)字量(CSD)編碼技術(shù)實(shí)現(xiàn)FIR濾波器。首先分析了FIR數(shù)字濾波器理論及常用設(shè)計(jì)方法的不足，然后介紹了二進(jìn)制數(shù)的CSD編碼技術(shù)及其特點(diǎn)，給出了其于CSD編碼的定點(diǎn)常系數(shù)FIR濾波器設(shè)計(jì)過程，使用
- 關(guān)鍵字： FPGA FIR 數(shù)字濾波器 優(yōu)化設(shè)計(jì)
基于FPGA的TCP粘合設(shè)計(jì)實(shí)現(xiàn)
- 基于FPGA的TCP粘合設(shè)計(jì)實(shí)現(xiàn),在應(yīng)用級(jí)代理的基礎(chǔ)上，為進(jìn)一步提高數(shù)據(jù)處理的速度，提出了TCP粘合技術(shù)[1]。該技術(shù)在通信雙方建立通信之初對(duì)雙方的握手信號(hào)以及通信原語進(jìn)行分析，獲取必要的信息，決定數(shù)據(jù)的流向，一旦雙方開始通信，該代理就不再
- 關(guān)鍵字： 設(shè)計(jì) 實(shí)現(xiàn) 粘合 TCP FPGA 基于
賽靈思強(qiáng)化通信市場(chǎng)競(jìng)爭(zhēng)力 欲成為FPGATOP1供應(yīng)商
- 一直以來，通信都是賽靈思整體業(yè)務(wù)的中流砥柱。今年年初，賽靈思專門成立通信事業(yè)部，并成功完成三起在光網(wǎng)絡(luò)領(lǐng)域的收購，更好地布局通信市場(chǎng)，他們的目標(biāo)是成為華為、中興等通信廠商的FPGATOP1供應(yīng)商。 2011年發(fā)生的那些兒事和即將發(fā)生的那些事兒無不顯示著賽靈思在通信市場(chǎng)的持續(xù)專注和深耕。
- 關(guān)鍵字： 賽靈思 FPGA 光網(wǎng)絡(luò)
賽靈思Spartan-6 FPGA助力最新NI CompactRIO系統(tǒng)
- 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）在 2011 年 NIWeek 大會(huì)期間宣布，美國國家儀器公司 (NI) 推出采用賽靈思旗艦型Spartan?-6 FPGA的業(yè)界首款多核、性能最高的 NI CompactRIO 系統(tǒng)和最小型化的 NI Single-Board RIO器件，進(jìn)一步豐富了其可重配置 I/O (RIO) 高級(jí)控制與監(jiān)控產(chǎn)品系列。
- 關(guān)鍵字： 賽靈思 Spartan-6 FPGA
基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)
- 基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
- 關(guān)鍵字： FPGA/CPLD 實(shí)現(xiàn) UART 簡(jiǎn)易 Verilog 基于
基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)
- 基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì),人為地對(duì)雷達(dá)進(jìn)行測(cè)試時(shí)，有時(shí)只對(duì)雷達(dá)的某個(gè)和某些參數(shù)感興趣，希望在回波中表征感興趣的參數(shù)強(qiáng)一些，這時(shí)就應(yīng)該在回波中去掉雜波和噪聲的影響，而這在實(shí)際的外場(chǎng)試飛過程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號(hào)模擬器對(duì)
- 關(guān)鍵字： 目標(biāo) 模擬器 設(shè)計(jì) 雷達(dá) 系統(tǒng) FPGA 嵌入式 基于
FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x
- FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測(cè)量?jī)x,摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計(jì)。實(shí)踐表明，此方案設(shè)計(jì)的
- 關(guān)鍵字： 數(shù)字式相位 測(cè)量?jī)x 低頻 實(shí)現(xiàn) 單片機(jī) FPGA
rf-fpga介紹
您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。 創(chuàng)建詞條
rf-fpga電路
rf-fpga相關(guān)帖子
rf-fpga資料下載
rf-fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473