rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

AD9857在DVB-T調(diào)制器系統(tǒng)中的應(yīng)用

　　歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復(fù)用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即：DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率，在時(shí)間擴(kuò)散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號(hào)間干擾和碼間干擾。選擇DVB-T標(biāo)準(zhǔn)的國(guó)家除英國(guó)、法國(guó)、西班牙、瑞典等歐洲國(guó)家外，還有澳大利亞、新西蘭、新加坡、印度等國(guó)家和地區(qū)。　　本文基于DVB-T標(biāo)準(zhǔn)設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)COFDM調(diào)制器。設(shè)計(jì)中，使用了Alter
關(guān)鍵字：數(shù)字視頻 FPGA DVB-T調(diào)制器

基于FPGA的數(shù)字式光端機(jī)的研究與設(shè)計(jì)

　　引言　　目前在高速公路、交通、電子警察、監(jiān)控、安防、工業(yè)自動(dòng)化、電力、海關(guān)、水利、銀行等領(lǐng)域視頻圖像、音頻、數(shù)據(jù)、以太網(wǎng)、電話等光端機(jī)開始普遍大量應(yīng)用。　　由于數(shù)字光端機(jī)具有傳輸信號(hào)質(zhì)量高，沒(méi)有模擬調(diào)頻、調(diào)相、調(diào)幅光端機(jī)多路信號(hào)同傳時(shí)交調(diào)干擾嚴(yán)重、容易受環(huán)境干擾影響、傳輸質(zhì)量低劣、長(zhǎng)期工作穩(wěn)定性差的缺點(diǎn)，因此許多大型重點(diǎn)工程已普遍采用數(shù)字光端機(jī)。　　系統(tǒng)框架與工作原理　　整個(gè)系統(tǒng)由核心控制模塊FPGA、音頻采樣編解碼模塊、視頻分離模塊、視頻放大模塊、視頻A/D和D/A轉(zhuǎn)換模塊、并串/串
關(guān)鍵字：光端機(jī) FPGA

AD9857在DVB-T調(diào)制器系統(tǒng)中的應(yīng)用

　　歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復(fù)用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即：DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率，在時(shí)間擴(kuò)散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號(hào)間干擾和碼間干擾。選擇DVB-T標(biāo)準(zhǔn)的國(guó)家除英國(guó)、法國(guó)、西班牙、瑞典等歐洲國(guó)家外，還有澳大利亞、新西蘭、新加坡、印度等國(guó)家和地區(qū)。　　本文基于DVB-T標(biāo)準(zhǔn)設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)COFDM調(diào)制器。設(shè)計(jì)中，使用了Alter
關(guān)鍵字： FPGA DVB-T COFDM 變頻器

FSL總線IP核及其在MicoBlaze系統(tǒng)中的應(yīng)用

　　引言　　隨著半導(dǎo)體制造工藝的發(fā)展，以FPGA(現(xiàn)場(chǎng)可編程門陣列)為代表的新一代可編程邏輯器件(PLD)的邏輯資源密度不斷增加，使得可編程技術(shù)很自然地就與系統(tǒng)芯片集成技術(shù)(SoC)的結(jié)合日益緊密，并逐步成為可配置平臺(tái)技術(shù)(configurable platform)的主流。　　目前，各主要PLD廠商基于FPGA的可配置平臺(tái)雖然大都采用“微處理器十可編程邏輯”的架構(gòu)，但在開發(fā)基于FPGA的嵌入式系統(tǒng)時(shí)，卻采用了各自不同的方式來(lái)整合處理器系統(tǒng)與片上的其他邏輯資源(大多數(shù)以用
關(guān)鍵字： IP核 FSL MicoBlaze FPGA RISC OPB LMB

Altera Nios II嵌入式評(píng)估套件榮獲技術(shù)選擇獎(jiǎng)

　　Altera公司(NASDAQ: ALTR)今天宣布，Cyclone III版Nios® II嵌入式評(píng)估套件獲得兩項(xiàng)2008年度技術(shù)選擇獎(jiǎng)——eg3.com的FPGA和工具類編輯選擇獎(jiǎng)和讀者選擇獎(jiǎng)。　　技術(shù)選擇獎(jiǎng)授予創(chuàng)新技術(shù)以及通過(guò)實(shí)踐努力幫助工程師應(yīng)用這些新技術(shù)的公司。技術(shù)選擇獎(jiǎng)涉及到關(guān)鍵技術(shù)領(lǐng)域，包括虛擬化技術(shù)、嵌入式處理器、嵌入式工具、FPGA和工具、無(wú)線和MicroTCA等。　　Nios II嵌入式評(píng)估套件是功能豐富的低成
關(guān)鍵字： Altera Nios FPGA

基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)

引言　　PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào)，通過(guò)電壓比較電路，測(cè)試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對(duì)整個(gè)電路板的測(cè)試。　　由于被測(cè)試的點(diǎn)數(shù)比較多，一般測(cè)試機(jī)都在2048點(diǎn)以上，測(cè)試控制電路比較復(fù)雜，測(cè)試點(diǎn)的查找方法以及切換方法直接影響測(cè)試機(jī)的測(cè)試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。　　硬件控制系統(tǒng) 　　測(cè)試過(guò)程是在上位計(jì)算機(jī)的控制下，控
關(guān)鍵字： FPGA PCB 測(cè)試機(jī) 硬件電路

步態(tài)加速度信號(hào)的無(wú)線采集系統(tǒng)設(shè)計(jì)

　　步態(tài)，即人走路的姿勢(shì)。作為一種生物特征，它具有不受距離影響、非侵犯性、難以偽裝、受環(huán)境影響小等獨(dú)特的優(yōu)點(diǎn)，因而近年來(lái)備受關(guān)注。國(guó)內(nèi)外的許多知名大學(xué)和研究機(jī)構(gòu)，如美國(guó)麻省理工學(xué)院、中國(guó)科學(xué)院自動(dòng)化研究所等，都廣泛展開了步態(tài)識(shí)別研究工作。步態(tài)的獨(dú)特性為人的身份識(shí)別和認(rèn)證提供了有效線索，對(duì)醫(yī)療上的異步病態(tài)、偏癱等疾病的預(yù)防、診斷和康復(fù)也可以起到很顯著的輔助作用。而且，在現(xiàn)代化的體育訓(xùn)練中，也可以通過(guò)步態(tài)特征來(lái)監(jiān)測(cè)運(yùn)動(dòng)員的體能消耗情況、動(dòng)作準(zhǔn)確程度等，制定科學(xué)的訓(xùn)練方案。此外，步態(tài)在機(jī)器人的行走、人的行為理解
關(guān)鍵字：無(wú)線采集步態(tài) RF LED

基于超低功RF收發(fā)器的植入式醫(yī)療設(shè)備通信系統(tǒng)設(shè)計(jì)

　　Zarlink Semiconductor公司針對(duì)起搏器、神經(jīng)刺激器、藥泵以及其他此類植入式應(yīng)用醫(yī)療設(shè)備的一款超低功率RF收發(fā)器芯片，其數(shù)據(jù)傳輸率高、功耗低，具有獨(dú)特的喚醒電路。本文討論了如何采用這款RF收發(fā)器實(shí)現(xiàn)體內(nèi)通信系統(tǒng)的設(shè)計(jì)。 ? 　　集成電路(IC)和醫(yī)療設(shè)備的開發(fā)在過(guò)去30年同時(shí)得到了發(fā)展。電路技術(shù)的發(fā)展促使了日益復(fù)雜、高度集成和小型化醫(yī)療器械的發(fā)展。同時(shí)，保健成本的不斷增長(zhǎng)和人們生活的更加富裕，身體的更肥胖以及壽命的延長(zhǎng)，已經(jīng)產(chǎn)生對(duì)依靠與基站無(wú)線連接的植入式醫(yī)療設(shè)備的新應(yīng)用
關(guān)鍵字： Zarlink 集成電路醫(yī)療設(shè)備植入式 MICS RF 通信系統(tǒng)

基于FPGA和RTOS的嵌入式碼流分析設(shè)計(jì)方案

　　針對(duì)傳統(tǒng)數(shù)字視頻廣播系統(tǒng)碼流分析儀價(jià)格昂貴、使用不方便的問(wèn)題，本文提出一種性價(jià)比較好的補(bǔ)充設(shè)計(jì)方案，它以通用的FPGA和RTOS為基礎(chǔ)、基于嵌入式硬件平臺(tái)來(lái)實(shí)現(xiàn)碼流分析功能。文中還闡述了碼流采集、碼流分析和信息顯示等多項(xiàng)關(guān)鍵技術(shù)。　　碼流分析儀可用作數(shù)字電視設(shè)備的調(diào)試工具，如檢測(cè)MPEG編碼器、復(fù)用器、調(diào)制解調(diào)器等設(shè)備的輸入輸出碼流是否符合MPEG-2/數(shù)字電視廣播(DVB)標(biāo)準(zhǔn)等。作為標(biāo)準(zhǔn)檢驗(yàn)設(shè)備，碼流分析儀是整個(gè)數(shù)字電視系統(tǒng)的不可缺少的重要設(shè)備。實(shí)際使用中的數(shù)字電視集成系統(tǒng)是一項(xiàng)龐大、復(fù)
關(guān)鍵字：嵌入式碼流分析 FPGA RTOS

用FPGA實(shí)現(xiàn)多路PWM輸出的接口設(shè)計(jì)與仿真

0 引言　　在許多嵌入式系統(tǒng)的實(shí)際應(yīng)用中，需要擴(kuò)展FPGA(現(xiàn)場(chǎng)可編程門陣列)模塊，將CPU實(shí)現(xiàn)有困難或?qū)崿F(xiàn)效率低的部分用FPGA實(shí)現(xiàn)，如數(shù)字信號(hào)處理、硬件數(shù)字濾波器、各種算法等，或者利用FPGA來(lái)擴(kuò)展I／O接口，如實(shí)現(xiàn)多路PWM(脈寬調(diào)制)輸出、實(shí)現(xiàn)PCI接口擴(kuò)展等。通過(guò)合理的系統(tǒng)軟硬件功能劃分，結(jié)合優(yōu)秀高效的FPGA設(shè)計(jì)，整個(gè)嵌入式系統(tǒng)的效率和功能可以得到最大限度的提高。　　在電機(jī)控制等許多應(yīng)用場(chǎng)合，需要產(chǎn)生多路頻率和脈沖寬度可調(diào)的PWM波形。本文用Altera公司FPGA產(chǎn)品開發(fā)工具Quar
關(guān)鍵字： FPGA 邏輯仿真 PWM

NI推出新型可自定義的I/O模塊

　　美國(guó)國(guó)家儀器有限公司（簡(jiǎn)稱NI）推出4種用于PXI平臺(tái)的新型R系列?I/O模塊，這些模塊都配備了高性能的Xilinx?Virtex?-5現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片。NI?PXI-7841R,?PXI-7842R,?PXI-7851R?和PXI-7852R模塊具有8個(gè)模擬輸入、8個(gè)模擬輸出和96個(gè)數(shù)字I/O通道，而且模擬輸入的速率比以前版本的R系列設(shè)備快3.5倍以上。這些新型模塊為工程師和科學(xué)家們提供了即時(shí)可用的硬件；不僅如此，這
關(guān)鍵字： NI I/O模塊 FPGA LabVIEW

Altera發(fā)布業(yè)界首款40nmFPGA

　　Altera公司近日發(fā)布了業(yè)界首款40nmFPGA(現(xiàn)場(chǎng)可編程門陣列)和HardCopyASIC(專用集成電路)。兩者都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。　　StratixIV系列有680K邏輯單元，比Altera的StratixIII系列高兩倍，是目前市場(chǎng)上密度最大的FPGA。器件滿足了眾多市場(chǎng)對(duì)各種高端應(yīng)用的需求，例如無(wú)線和有線通信、廣播和ASIC原型開發(fā)等。
關(guān)鍵字： Altera 40nm FPGA

基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)

　　引言　　PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào)，通過(guò)電壓比較電路，測(cè)試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對(duì)整個(gè)電路板的測(cè)試。　　由于被測(cè)試的點(diǎn)數(shù)比較多，一般測(cè)試機(jī)都在2048點(diǎn)以上，測(cè)試控制電路比較復(fù)雜，測(cè)試點(diǎn)的查找方法以及切換方法直接影響測(cè)試機(jī)的測(cè)試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。　　硬件控制系統(tǒng) 　　測(cè)試過(guò)程是在上位計(jì)算機(jī)的控制下
關(guān)鍵字： FPGA PCB 硬件電路測(cè)試機(jī)

基于最佳接收的UART的設(shè)計(jì)與實(shí)現(xiàn)

　　在嵌入式系統(tǒng)設(shè)計(jì)中常使用通用異步接收和發(fā)送器UART(Universal Asynchronous Receiver/Transmitter)實(shí)現(xiàn)系統(tǒng)控制信息或低速數(shù)據(jù)信息的傳輸，而UART所采用的奇偶校驗(yàn)方式不具備前向糾錯(cuò)能力，檢錯(cuò)能力也有限，所以在設(shè)計(jì)UART時(shí)要盡可能提高其抗干擾能力，以加強(qiáng)系統(tǒng)的可靠性。　　1 基于最佳接收的UART 　　目前UART中的接收器多采用如圖1所示的設(shè)計(jì)。　　同步模塊
關(guān)鍵字： UART 最佳接收 FPGA 同步模塊邏輯優(yōu)化

FPGA競(jìng)爭(zhēng)好像在演戲（下）

　　你是否有過(guò)這樣的經(jīng)歷：見(jiàn)到一個(gè)人后，整個(gè)世界一下子明亮起來(lái)。所謂的“華堂升輝”、人們所說(shuō)的“光彩照人”，連又聾又瞎的海倫?凱勒都說(shuō)“點(diǎn)亮了我心中的明燈”。　　如果你還沒(méi)有這樣的經(jīng)歷，建議你去接觸一下FPGA界的人士吧！在半導(dǎo)體業(yè)的星光大道上，F(xiàn)PGA行業(yè)絕對(duì)是個(gè)群星燦爛的領(lǐng)域。激發(fā)你獲得靈感。　　筆者多年前去美國(guó)參加一個(gè)會(huì)議，整日浸泡在英語(yǔ)的海洋中，非常boring。因此當(dāng)采訪了A公司和Q公司的市場(chǎng)人員，深受震撼。他們都是高大健美，高高的鼻梁，深邃的眼睛，年齡三、四十，你隨便提
關(guān)鍵字： FPGA 半導(dǎo)體