rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

基于SPCE061A和CPLD的電動(dòng)自行車充電系統(tǒng)研制

　　電動(dòng)車由于具有無(wú)廢氣污染、無(wú)噪音、輕便美觀等特點(diǎn)，受到眾多使用者的青睞。但使用中也暴露出它的局限性，那就是蓄電池的容量決定了它的使用范圍，而且存在充電時(shí)間長(zhǎng)的缺點(diǎn)。目前隨著電動(dòng)自行車的發(fā)展，急需解決的問(wèn)題就是如何實(shí)現(xiàn)快速靈活的充電。　　隨著電子技術(shù)、可編程邏輯器件(FPGA,CPLD)、EDA技術(shù)的飛速發(fā)展，基于硬件編程語(yǔ)言的自上而下(TOP-TO-DOWN)設(shè)計(jì)方法給數(shù)字系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)帶來(lái)了革命性變革，僅使用單片機(jī)來(lái)實(shí)現(xiàn)系統(tǒng)控制的傳統(tǒng)方法正在被越來(lái)越多的以MCU+FPGA/CPLD為核心的最新設(shè)
關(guān)鍵字： CPLD SPCE061A FPGA EDA 充電電動(dòng)自行車

雙Nios II軟核在嵌入式系統(tǒng)中的應(yīng)用

　　引言　　SOPC(System On Programmable Chip)即可編程片上系統(tǒng)，或者說(shuō)是基于大規(guī)模FPGA的單片系統(tǒng)，是美國(guó)Altera公司于2000年提出的。它將處理器、存儲(chǔ)器、I／O口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)PLD器件上，將其構(gòu)建成一個(gè)可編程的片上系統(tǒng)；具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。由于SOPC系統(tǒng)具有靈活的設(shè)計(jì)方式、高效的開(kāi)發(fā)手段、廉價(jià)的設(shè)計(jì)成本，可以實(shí)現(xiàn)過(guò)去不可能實(shí)現(xiàn)的更高的系統(tǒng)性能，因此它在通信和工業(yè)
關(guān)鍵字： Nios FPGA SOPC 嵌入式視頻點(diǎn)播 VOD

基于MPC8260和FPGA的DMA接口設(shè)計(jì)

　　引言　　在基于軟件無(wú)線電的某無(wú)線通信信號(hào)偵收平臺(tái)的設(shè)計(jì)中，天線接收到的信號(hào)經(jīng)過(guò)變頻器處理和A/D變換之后，經(jīng)過(guò)高速通道把采集的信號(hào)送入主控板進(jìn)行數(shù)據(jù)分發(fā)處理。系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。 ??????? 　　????????????????? 圖1?
關(guān)鍵字： FPGA DMA 接口微處理器 SDMA IDMA

基于ARM和FPGA的嵌入式超聲探傷系統(tǒng)

基于ARM和FPGA的嵌入式超聲探傷系統(tǒng),進(jìn)行數(shù)字信號(hào)處理，利用TCP/IP協(xié)議實(shí)現(xiàn)C/S模式下的數(shù)據(jù)傳輸，實(shí)現(xiàn)了超聲探傷的跨平臺(tái)遠(yuǎn)程監(jiān)控。嵌入式探傷儀通過(guò)多線程技術(shù)進(jìn)行多任務(wù)處理，集超聲探傷、數(shù)據(jù)存儲(chǔ)、網(wǎng)絡(luò)通信于一體。
關(guān)鍵字：探傷系統(tǒng) 超聲嵌入式 ARM FPGA 基于

從誘發(fā)地震原因反思節(jié)能還是最好的方式

　　5月12日，四川汶川大地震震驚了世界。有專家認(rèn)為，誘發(fā)這次地震的原因可能與在該地震帶進(jìn)行梯級(jí)水電開(kāi)發(fā)有關(guān)。　　十幾年來(lái)，尋找更多的能源成為各國(guó)的大事。目前的狀況是：化石燃料價(jià)格飛漲；太陽(yáng)能、風(fēng)能等可再生能源成熟還要等上數(shù)十年；生物燃料消耗的能源比化石燃料還要高，尤其糧食漲價(jià)更讓生物燃料前景黯淡；核能還不夠安全穩(wěn)定；燃料電池在試制，水能（水電站）帶來(lái)了氣候改變、地震…… 　　能源和環(huán)保，真是令全世界大傷腦筋！環(huán)境問(wèn)題、經(jīng)濟(jì)問(wèn)題、政治問(wèn)題，自然災(zāi)害、戰(zhàn)爭(zhēng)…&
關(guān)鍵字：汶川地震能源環(huán)保 Actel FPGA 低功耗

基于CPLD的USB下載電纜設(shè)計(jì)

　　引言　　隨著片上系統(tǒng)(SoC，System on Chip)時(shí)代的到來(lái)，包括復(fù)雜可編程邏輯器件(CPLD，Complex ProgrammableLogic Devi(e)和現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的可編程邏輯器件(具有在系統(tǒng)可再編程的獨(dú)特優(yōu)點(diǎn))，應(yīng)用越來(lái)越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。　　本文研究基于IEEEll49．1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)。針對(duì)Altera公司的FPGA器件Cy-
關(guān)鍵字： CPLD USB FPGA 下載電纜 SoC

千兆高速采集系統(tǒng)的硬件電路設(shè)計(jì)

　　1 ADC08D1000的結(jié)構(gòu) 　　ADC08D1000是NS(National Semiconductor，國(guó)家半導(dǎo)體)公司于2005年推出的雙通道低功耗的高速8位A／D轉(zhuǎn)換器，其最高單通道采樣頻率達(dá)l.3 GHz，全功率帶寬(FPBW)為1．7 GHz，在500 MHz標(biāo)準(zhǔn)信號(hào)輸入的情況下可以獲得7．4位的有效采樣位數(shù)。整個(gè)A／D轉(zhuǎn)換器用單電源1．9V供電，內(nèi)帶高質(zhì)量參考源和高性能采樣保持電路，每個(gè)通道均為差分輸入，采樣范圍可選為650 mV或870 mV(峰一峰值)。在高速數(shù)／模轉(zhuǎn)換系統(tǒng)中，有
關(guān)鍵字：硬件電路 NS A／D轉(zhuǎn)換器 FPGA LVDS

外形似集成電路的完整 DC/DC 解決方案為基于 FPGA 的系統(tǒng)帶來(lái)切實(shí)益處

FPGA工藝尺寸的進(jìn)步和更加靈活的設(shè)計(jì)配置、以及基于FPGA的系統(tǒng)取得的進(jìn)步已經(jīng)使FPGA制造商充滿信心地進(jìn)入了以前由微處理器和ASIC供應(yīng)商壟斷的市場(chǎng)。最近，Xilinx的VirtexTM和Altera的Stratix產(chǎn)品系列分別推出了新器件，進(jìn)一步縮小了性能差距，再次提高了性能標(biāo)準(zhǔn)。盡管這些器件的通用和可配置性吸引了系統(tǒng)設(shè)計(jì)師，但是控制這些器件內(nèi)部工作方式的設(shè)計(jì)規(guī)則及其外部接口協(xié)議的復(fù)雜性導(dǎo)致需要廣泛的培訓(xùn)、基準(zhǔn)設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證。因此，F(xiàn)PGA供應(yīng)商提供了詳盡的硬件和固件支持，旨在幫助系統(tǒng)設(shè)計(jì)
關(guān)鍵字： DC/DC ，解決方案，F(xiàn)PGA

安富利電子元件部推出Virtex-5 FXT FPGA評(píng)估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出Xilinx® Virtex®-5 FXT FPGA 評(píng)估工具套件。該套件以Xilinx最新的Virtex-5 FXT 現(xiàn)場(chǎng)門陣列(FPGA)為基礎(chǔ)，還包括了一塊評(píng)估板、ISE® Design Suite 10.1 WebPACK™ 設(shè)計(jì)工具、評(píng)估版Embedded Development Kit (EDK)軟件、電源并能獲得參考設(shè)計(jì)和設(shè)計(jì)指南等資料。此套件成本低廉，是意圖研究Virtex-5 FXT平
關(guān)鍵字：安富利公司安富利電子元件部 Xilinx FPGA 評(píng)估工具套件

便攜式功耗管理的宇宙中心

　　便攜式產(chǎn)品對(duì)功率設(shè)計(jì)極為講究。低功耗技術(shù)往往是一家公司的核心競(jìng)爭(zhēng)力。在便攜式等市場(chǎng)上，客戶需要最優(yōu)的價(jià)格－效率－性能比。這意味著在體系架構(gòu)方面，選出最佳的電源轉(zhuǎn)換拓?fù)浣Y(jié)構(gòu)。　　那么，在功耗設(shè)計(jì)中，系統(tǒng)、軟、硬件管理誰(shuí)是宇宙的中心？在近日舊金山舉辦的Electronic Summit2008上，Intersil公司負(fù)責(zé)便攜式業(yè)務(wù)的高級(jí)產(chǎn)品市場(chǎng)行銷經(jīng)理Andrew Baker介紹了該公司的經(jīng)驗(yàn)。　　Intersil把各部分劃分為兩個(gè)部分：　　1，?系統(tǒng)及軟件性的功耗管理；　　2，
關(guān)鍵字：低功耗便攜式 RF 開(kāi)關(guān)穩(wěn)壓器 LDO

Darfon在無(wú)線鼠標(biāo)的超小型收發(fā)器中采用賽普拉斯PRoC LP可編程片上射頻系統(tǒng)

　　賽普拉斯宣布達(dá)方電子公司 (Darfon) 在其用于無(wú)線鼠標(biāo)的最新超小型收發(fā)器中采用了賽普拉斯的 PRoC? LP 可編程片上射頻系統(tǒng)。該小型收發(fā)器約為一枚一角硬幣大小，其采用全集成 CYRF69213 PRoC LP 器件來(lái)為Darfon的鼠標(biāo)提供高可靠性、低功耗無(wú)線連接。　　與大多數(shù)無(wú)線 USB 收發(fā)器不同的是，Darfon微型收發(fā)器主要面向筆記本電腦市場(chǎng)，其伸出電腦機(jī)身的長(zhǎng)度還不到 5 毫米，從而盡可能避免了意外接觸造成的損壞。PRoC LP 在同一封裝中集成了賽普拉斯的 2.4
關(guān)鍵字： Darfon 無(wú)線賽普拉斯射頻 RF USB

基于FPGA的高速流水線FFT算法實(shí)現(xiàn)

　　0 引言　　有限長(zhǎng)序列的DFT(離散傅里葉變換)特點(diǎn)是能夠?qū)㈩l域的數(shù)據(jù)離散化成有限長(zhǎng)的序列。但由于DYT本身運(yùn)算量相當(dāng)大，限制了它的實(shí)際應(yīng)用。FFT(快速傅里葉變換)算法是作為DFT的快速算法提出，它將長(zhǎng)序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量，使得DFT算法在頻譜分析、濾波器設(shè)計(jì)等領(lǐng)域得到了廣泛的應(yīng)用。　　FPGA(現(xiàn)場(chǎng)可編程門陣列)是一種具有大規(guī)模可編程門陣列的器件，不僅具有專用集成電路(ASIC)快速的特點(diǎn)，更具有很好的系統(tǒng)實(shí)現(xiàn)的靈活性。FPGA可通過(guò)開(kāi)發(fā)工具實(shí)現(xiàn)在線編程。與C
關(guān)鍵字： FPGA FFT 集成電路 DFT

不可或缺的射頻測(cè)試

最近主要的半導(dǎo)體制造商承認(rèn)：研發(fā)和生產(chǎn)先進(jìn)的IC芯片非常需要晶圓級(jí)的射頻(RF)測(cè)試。在一定程度上，這公然...
關(guān)鍵字：晶圓漏電非線性高頻 RF 數(shù)字節(jié)點(diǎn)

Altera Stratix III FPGA的LVDS I/O支持SGMII

　　Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無(wú)關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿足SGMII嚴(yán)格的抖動(dòng)性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個(gè)器件的成本和功耗，提供更多的接口。　　Stratix III FPGA的SGMII
關(guān)鍵字： Altera Stratix III FPGA SGMII 以太網(wǎng)

突發(fā)通信中Turbo碼的FPGA實(shí)現(xiàn)

　　Turbo碼一種低信噪比條件下也能達(dá)到優(yōu)異糾錯(cuò)性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時(shí)延長(zhǎng)等問(wèn)題。突發(fā)數(shù)據(jù)通信以傳輸中小長(zhǎng)度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長(zhǎng)也是中等長(zhǎng)度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長(zhǎng)Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。　　1 Turbo碼編碼器的F
關(guān)鍵字： Turbo FPGA RSC