<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)?？堎|(zhì)版免費索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> rf-fpga

rf-fpga 文章進入rf-fpga技術(shù)社區(qū)

ARM、DSP、FPGA的區(qū)別是什么？

ARM、DSP、FPGA的區(qū)別是什么？-ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計了大量高性能、廉價、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。
關(guān)鍵字： ARM DSP FPGA

FPGA學(xué)習(xí)流程總結(jié)

FPGA學(xué)習(xí)流程總結(jié)-熟悉數(shù)字電路，門電路，組合邏輯電路、時序邏輯電路
關(guān)鍵字： FPGA 門電路組合邏輯電路

FPGA/CPLD設(shè)計小技巧

FPGA/CPLD設(shè)計小技巧-這是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查。
關(guān)鍵字： FPGA CPLD

FPGA的結(jié)構(gòu)特點與開發(fā)

FPGA的結(jié)構(gòu)特點與開發(fā)-我這個題目想說明的是，F(xiàn)PGA的內(nèi)部的有其相應(yīng)的Fabric，如何在開發(fā)過程中最好最大限度的使用它。
關(guān)鍵字： FPGA SRL16 STARTUP

FPGA開發(fā)要注意的十大要點

FPGA開發(fā)要注意的十大要點-FPGA器件選型的7個原則：器件供貨渠道和開發(fā)工具的支持、器件的硬件資源、器件的電氣接口標(biāo)準(zhǔn)、器件的速度等級、器件的穩(wěn)定等級、器件的封裝和器件的價格。
關(guān)鍵字： FPGA

6系列FPGA中使用塊RAM的心得(4)

6系列FPGA中使用塊RAM的心得(4)-然后調(diào)用sinplify，對其進行綜合，結(jié)果很不順利。首先是synplify報不支持器件，才發(fā)現(xiàn)synplify 9.6.2是2008年的產(chǎn)品，比Spartan6器件還要老。更新到Synplify Pro D-2010.03之后，器件是支持了，但是一綜合就報錯停止了，卻不提示有什么錯誤。
關(guān)鍵字： FPGA RAM

6系列FPGA中使用塊RAM的心得(3)

6系列FPGA中使用塊RAM的心得(3)-接下來就是調(diào)用IPcore，來產(chǎn)生ROM的IP了。流程就不多講了，不清楚的同學(xué)可以看書，也可以簡單瀏覽一下。在建立IPcore的時候，選擇為Block Memory Generator，就進入了塊RAM的調(diào)用。
關(guān)鍵字： FPGA

ASIC設(shè)計轉(zhuǎn)FPGA時需要注意的幾點

ASIC設(shè)計轉(zhuǎn)FPGA時需要注意的幾點-FPGA原型驗證和其他驗證方法是不同的,任何一種其他驗證方法都是ASIC驗證中的一個環(huán)節(jié),而FPGA驗證卻是一個過程。
關(guān)鍵字： FPGA

FPGA開發(fā)基礎(chǔ)知識問答

FPGA開發(fā)基礎(chǔ)知識問答-首先要將安裝的ModelSim目錄下的ModelSim.ini屬性設(shè)置為存檔類型（去掉只讀）
關(guān)鍵字： FPGA

FPGA開發(fā)要掌握的六大基礎(chǔ)知識（3）

FPGA開發(fā)要掌握的六大基礎(chǔ)知識（3）-Xilinx FPGA開發(fā)軟件為ISE.現(xiàn)在其版本更新比較快，大家現(xiàn)在常用的版本都在ISE12.1了。
關(guān)鍵字： FPGA 賽靈思 Xilinx

影響FPGA設(shè)計周期生產(chǎn)力的最大因素是什么？

影響FPGA設(shè)計周期生產(chǎn)力的最大因素是什么？-提高FPGA設(shè)計生產(chǎn)力的工具、技巧和方法，9影響FPGA設(shè)計周期生產(chǎn)力的最大因素是什么？
關(guān)鍵字： FPGA 時序

FPGA學(xué)習(xí)的四大誤區(qū)

FPGA學(xué)習(xí)的四大誤區(qū)-FPGA為什么是可以編程的？恐怕很多菜鳥不知道，他們也不想知道。因為他們覺得這是無關(guān)緊要的。他們潛意識的認(rèn)為可編程嘛，肯定就是像寫軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語言或者其它軟件編程語言一樣。
關(guān)鍵字： FPGA 可編程邏輯

在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（2）

在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（2）-在Xilinx 的FPGA器件中，全局的復(fù)位/置位信號（Global Set/Reset (GSR)）（可以通過全局復(fù)位管腳引入）是幾乎絕對可靠的，因為它是芯片內(nèi)部的信號。
關(guān)鍵字： FPGA

如何使用腳本對Xilinx FPGA編程

如何使用腳本對Xilinx FPGA編程-最近在做一個GUI的項目，想試著用FPGA實現(xiàn)一個簡單的GUI。硬件基本模塊和整個硬件系統(tǒng)已經(jīng)完成設(shè)計，但是軟件程序上還處在調(diào)試階段，由于程序比較大，F(xiàn)PGA內(nèi)部的BRAM已經(jīng)完全不夠用了，只能將運行的程序放到DDR DRAM中
關(guān)鍵字： GUI FPGA Xilinx

FPGA全局時鐘和第二全局時鐘資源的使用方法

FPGA全局時鐘和第二全局時鐘資源的使用方法-目前,大型設(shè)計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設(shè)計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設(shè)計的要求,一般在FPGA設(shè)計中采用全局時鐘資源驅(qū)動設(shè)計的主時鐘,以達到最低的時鐘抖動和延遲。
關(guān)鍵字：全局時鐘 FPGA 賽靈思

共7012條 55/468 |‹ « 53 54 55 56 57 58 59 60 61 62 » ›|

rf-fpga介紹

您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。創(chuàng)建詞條

rf-fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

rf-fpga相關(guān)帖子

RF設(shè)計中，理解波反射很重要！
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

rf-fpga資料下載

手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
萊迪思CrossLink
萊迪思 MachXO2 FPGA
ADI 片上系統(tǒng)（SoC）射頻（RF）捷變收發(fā)器
萊迪思CrossLink-NX：用于嵌入式視覺處理的FPGA

rf-fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();