rh-asic 文章 進(jìn)入rh-asic技術(shù)社區(qū)
賽靈思變革生態(tài)系統(tǒng)加速可編程平臺主流應(yīng)用進(jìn)程
- ? 日前，?全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司宣布，為建立新的?FPGA?應(yīng)用市場，?賽靈思公司將通過其開放式平臺以及對業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)，?推動賽靈思聯(lián)盟計劃向縱深層次發(fā)展。作為該計劃的一部分，?賽靈思將幫助?FPGA?用戶根據(jù)其具體的設(shè)計與開發(fā)要求更方便快捷地找到理想的合作伙伴，?同時提升客戶與賽靈思聯(lián)盟計劃成員合作時的滿意度和質(zhì)量?！ ≠愳`思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級總監(jiān)?Dav
- 關(guān)鍵字： Xilinx ASIC ASSP
賽靈思變革生態(tài)系統(tǒng)加速可編程平臺主流應(yīng)用進(jìn)程
- 日前， 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司宣布，為建立新的 FPGA 應(yīng)用市場， 賽靈思公司將通過其開放式平臺以及對業(yè)界重要標(biāo)準(zhǔn)的支持變革生態(tài)系統(tǒng)， 推動賽靈思聯(lián)盟計劃向縱深層次發(fā)展。作為該計劃的一部分， 賽靈思將幫助 FPGA 用戶根據(jù)其具體的設(shè)計與開發(fā)要求更方便快捷地找到理想的合作伙伴， 同時提升客戶與賽靈思聯(lián)盟計劃成員合作時的滿意度和質(zhì)量?！ ≠愳`思合作伙伴生態(tài)系統(tǒng)及聯(lián)盟高級總監(jiān) Dav
- 關(guān)鍵字： Xilinx ASIC ASSP
FPGA挑戰(zhàn)特殊應(yīng)用，將吞食更多市場
- ? 根據(jù)牧本定律(Makimoto’s?Wave),從2007年開始的10年,進(jìn)入了在可編程性基礎(chǔ)上的客戶定制產(chǎn)品流行時代。專做標(biāo)準(zhǔn)產(chǎn)品的FPGA也在悄然分化，更加面向特定的應(yīng)用?！ D1?牧本浪潮 中小廠商：面向便攜式應(yīng)用 盡管每年ASIC的新開工數(shù)量不斷走低，但是FPGA玩家圈子似乎沒有因此擴(kuò)大，還好像越來越小——誰也不愿意成為圈內(nèi)兩大FPGA巨頭血斗的第三者。并且以低功耗見長的QuickLogic首先跳出了這個“紅海”，直奔便攜式應(yīng)用的藍(lán)?！狢SSP(客戶特殊標(biāo)
- 關(guān)鍵字： FPGA ASIC USB Xilinx Altera
基于DSP的人工耳蝸語音處理器設(shè)計
- 摘要：傳統(tǒng)的人工耳蝸語音處理器采用ASIC設(shè)計，投入成本高，可移植性差，設(shè)計了一種基于A的人工耳蝸語音處理器。該處理器采用雙麥克風(fēng)接受語音信號，實(shí)現(xiàn)了語音信號的自適應(yīng)噪聲消除和CIS(Continuous Interleaved Sampling)方案。同一段語音由DSP采樣處理得到的刺激脈沖與MATLAB采樣處理的結(jié)果基本相同。實(shí)驗(yàn)結(jié)果表明，基于DSP的人工耳蝸語音處理器能實(shí)現(xiàn)語音信號中噪聲的消除并得到良好的刺激脈沖。 關(guān)鍵詞：DSP;人工耳蝸;自適應(yīng)噪聲消除;語音處理器 人工耳蝸又稱人造耳蝸、電子
- 關(guān)鍵字： DSP ASIC
DPO與示波器技術(shù)的發(fā)展
- 1DPO的特點(diǎn)數(shù)字熒光示波器DPO（DigitalphosphorOscilloscopes）是Tektronix公司新推陳出新出的一種示...
- 關(guān)鍵字： DPO 示波器技術(shù) ASIC
實(shí)現(xiàn)最優(yōu)的傳感器：ASIC與MEMS協(xié)同設(shè)計方法
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 傳感器 ASIC MEMS 協(xié)同設(shè)計
比特幣礦工忙，臺積電受惠大
- 中國人行不承認(rèn)比特幣(Bitcoin)為交易貨幣，但比特幣在PayPal等網(wǎng)站上仍可使用，全球仍有許多「礦工」投入挖礦行列。由于專業(yè)「挖礦機(jī)」需要強(qiáng)大的平行運(yùn)算功能來進(jìn)行比特幣挖礦，高階繪圖晶片及專用特殊應(yīng)用晶片(ASIC)需求強(qiáng)勁，臺積電(2330)受惠最大。 比特幣的發(fā)行不需透過第三方單位，而是由蘊(yùn)藏比特幣的礦山，每10分鐘主動產(chǎn)生一個區(qū)塊，只要完成區(qū)塊內(nèi)數(shù)據(jù)運(yùn)算，就可獲得比特幣。由于比特幣每4年的每一區(qū)域產(chǎn)量將減少一半，現(xiàn)在每區(qū)域只能生產(chǎn)25個比特幣，所以參與運(yùn)算的「礦工」，就得利用專業(yè)「
- 關(guān)鍵字： 臺積電 ASIC
OTN幀頭定位電路優(yōu)化研究
- 在OTN幀結(jié)構(gòu)中，Serdes在從高速的串行數(shù)據(jù)中恢復(fù)出數(shù)據(jù)后，數(shù)據(jù)只是按順序以64bit為寬度重新放置，并沒有按字節(jié)對齊，所以后續(xù)電路無法直接使用這樣的數(shù)據(jù)。需要幀頭定位電路找到幀頭后，把所有的數(shù)據(jù)按字節(jié)對齊。但是將OTN數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)后，存在著數(shù)據(jù)速率高，位寬大的問題。在ASIC或FPGA中，大量的大位寬的數(shù)據(jù)，是不容易運(yùn)行在較高的速率下的。所以需要對幀定位電路進(jìn)行簡化，以使得電路在大位寬時，仍然能夠進(jìn)行高速運(yùn)行。研究了OTN數(shù)據(jù)的幀結(jié)構(gòu)后，提出了一種適合于高速率的、大位寬的處理電路。
- 關(guān)鍵字： OTN FPGA Serdes ASIC 幀定位 201401
rh-asic介紹
您好，目前還沒有人創(chuàng)建詞條rh-asic!
歡迎您創(chuàng)建該詞條，闡述對rh-asic的理解，并與今后在此搜索rh-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對rh-asic的理解，并與今后在此搜索rh-asic的朋友們分享。 創(chuàng)建詞條
rh-asic電路
rh-asic相關(guān)帖子
rh-asic資料下載
rh-asic專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473