rh-asic 文章進(jìn)入rh-asic技術(shù)社區(qū)

MEMS麥克風(fēng)技術(shù)滿(mǎn)足音量市場(chǎng)的性能要求

隨著智能設(shè)備的迅猛發(fā)展，市場(chǎng)需要更高性能的麥克風(fēng)，而MEMS可以在緊湊的尺寸內(nèi)麥克風(fēng)提供高性能和保真度及可靠性，適用于便攜式設(shè)備。本文介紹了MEMS麥克風(fēng)的結(jié)構(gòu)和工作模式，并介紹了相關(guān)的MEMS麥克風(fēng)套件。
關(guān)鍵字： MEMS 麥克風(fēng) ASIC 201706

ASIC設(shè)計(jì)中不可忽視的幾大問(wèn)題

　　ASIC的復(fù)雜性不斷提高，同時(shí)工藝在不斷地改進(jìn)，如何在較短的時(shí)間內(nèi)開(kāi)發(fā)一個(gè)穩(wěn)定的可重用的ASIC芯片的設(shè)計(jì)，并且一次性流片成功，這需要一個(gè)成熟的ASIC的設(shè)計(jì)方法和開(kāi)發(fā)流程?！　”疚慕Y(jié)合NCverilog，DesignCompile，Astro等ASIC設(shè)計(jì)所用到的EDA軟件，從工藝獨(dú)立性、系統(tǒng)的穩(wěn)定性、復(fù)雜性的角度對(duì)比各種ASIC的設(shè)計(jì)方法，介紹了在編碼設(shè)計(jì)、綜合設(shè)計(jì)、靜態(tài)時(shí)序分析和時(shí)序仿真等階段經(jīng)常忽視的問(wèn)題以及避免的辦法，從而使得整個(gè)設(shè)計(jì)具有可控性?！　?nbsp; 　
關(guān)鍵字： ASIC

便攜式數(shù)據(jù)采集系統(tǒng)中ADC的選用指南

真實(shí)世界的應(yīng)用需要真實(shí)世界的物理連接，一般來(lái)說(shuō)，這意味著模擬信號(hào)要在系統(tǒng)內(nèi)的某處被數(shù)字化處理，以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策?；具x用標(biāo)準(zhǔn)當(dāng)選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時(shí)，大多數(shù)設(shè)計(jì)師似
關(guān)鍵字：模數(shù)轉(zhuǎn)換器 SPI ASIC ADC

常見(jiàn)問(wèn)題解答：賽靈思采用首個(gè)ASIC級(jí)UltraScale可編程架構(gòu)

1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品？賽靈思宣布20nm兩項(xiàng)新的行業(yè)第一，延續(xù)28nm工藝節(jié)點(diǎn)上一系列業(yè)界創(chuàng)新優(yōu)勢(shì)： middot; 賽靈思宣布開(kāi)始投片半導(dǎo)體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All
關(guān)鍵字： UltraScale ASIC 賽靈思可編程

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

我經(jīng)常收到關(guān)于各類(lèi)設(shè)備之間的差異的問(wèn)題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問(wèn)題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類(lèi)為SoC嗎?這里有幾個(gè)難題，至少技術(shù)和術(shù)語(yǔ)隨
關(guān)鍵字： ASIC ASSP SoC FPGA

在系統(tǒng)設(shè)計(jì)中的如何選擇半導(dǎo)體器件：ASIC，還是FPGA？

作為一個(gè)系統(tǒng)設(shè)計(jì)工程師，經(jīng)常會(huì)遇到這個(gè)問(wèn)題：是選用ASIC還是FPGA?讓我們來(lái)看一看這兩者有什么不同。所謂ASIC，是專(zhuān)用集成電路(Application Specific Integrated Circuit)的簡(jiǎn)稱(chēng)，電子產(chǎn)品中，應(yīng)用非常廣泛。ASIC的
關(guān)鍵字： FPGA ASIC 系統(tǒng)設(shè)計(jì) 成本因素

智原發(fā)表PowerSlash(TM)硅智財(cái)于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應(yīng)用開(kāi)發(fā)

　　聯(lián)華電子今(12日)與ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷(xiāo)售廠商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計(jì)，為超低功耗的無(wú)線(xiàn)應(yīng)用需求技術(shù)進(jìn)行優(yōu)化，滿(mǎn)足無(wú)線(xiàn)物聯(lián)網(wǎng)產(chǎn)品的電池長(zhǎng)期壽命需求。　　智原科技行銷(xiāo)暨投資副總于德旬表示：「物聯(lián)網(wǎng)應(yīng)用建構(gòu)過(guò)程中，效能往往受制于低功耗技術(shù)。而今透過(guò)聯(lián)電55奈
關(guān)鍵字：聯(lián)華電子 ASIC

基于EDA技術(shù)的電子設(shè)計(jì)要點(diǎn)

數(shù)字化是電子設(shè)計(jì)發(fā)展的必然趨勢(shì)，EDA 技術(shù)綜合了計(jì)算機(jī)技術(shù)、集成電路等在不斷向前發(fā)展，給電子設(shè)計(jì)領(lǐng)域帶來(lái)了一種全新的理念。本文筆者首先簡(jiǎn)
關(guān)鍵字： EDA ASIC

適用于FPGA、GPU和ASIC系統(tǒng)的電源管理

本文通過(guò)列舉Altera 公司的 20nm Arria 10 FPGA 和 Arria 10 SoC (片上系統(tǒng)) 開(kāi)發(fā)電路板的電源管理解決方案，分析了對(duì)于FPGA、GPU 或 ASIC 控制的系統(tǒng)中電源管理帶來(lái)的挑戰(zhàn)，并指出通過(guò)使用 LTPowerCAD 和 LTPowerPlanner 這類(lèi)工具，可以大大簡(jiǎn)化對(duì)負(fù)載點(diǎn)穩(wěn)壓器以及各部分分析結(jié)果的映射任務(wù)。
關(guān)鍵字：電源管理 FPGA GPU ASIC 201609

智原榮獲ISO9001 Plus品質(zhì)知識(shí)典范獎(jiǎng)，高經(jīng)營(yíng)品質(zhì)打造設(shè)計(jì)服務(wù)

　　ASIC 設(shè)計(jì)服務(wù)暨 IP 研發(fā)銷(xiāo)售領(lǐng)導(dǎo)廠商-智原科技(Faraday Technology, TAIEX: 3035)于日前獲頒 ISO9001 Plus 典范獎(jiǎng)項(xiàng)。ISO9001:2015是ISO 15年來(lái)最大改版，能成為首批獲得SGS專(zhuān)業(yè)驗(yàn)證的廠商，是對(duì)智原在品質(zhì)承諾、經(jīng)營(yíng)與職能發(fā)展表現(xiàn)上的高度肯定和最具體驗(yàn)證。　　智原科技成立于1993年，累積20余年在 IP (矽智財(cái))與 ASIC 設(shè)計(jì)服務(wù)的豐富經(jīng)驗(yàn)，不但自主產(chǎn)出了3,000多支的 IP，更有2,000多個(gè)專(zhuān)案的成功量產(chǎn)經(jīng)驗(yàn)，客戶(hù)遍及臺(tái)
關(guān)鍵字： ASIC 智原科技

智原和聯(lián)電發(fā)表28HPC(U) 12.5G SerDes PHY IP解決方案

　　聯(lián)華電子今(3日) 與 ASIC 設(shè)計(jì)服務(wù)暨 IP 研發(fā)銷(xiāo)售廠商智原科技共同發(fā)表智原科技于聯(lián)電28奈米 HPCU 工藝的可編程12.5Gbps SerDes PHY IP 方案。此次智原成功推出的 SerDes PHY，為聯(lián)電28奈米 High-K / Metal Gate 后閘極技術(shù)工藝平臺(tái)中一系列高速 I/O 解決方案的第一步。　　藉由采用涵蓋1.25Gbps 到12.5Gbps 的可編程架構(gòu)技術(shù)，此 SerDes PHY 能夠輕易支持10G/1G xPON 被動(dòng)光纖網(wǎng)絡(luò)通訊設(shè)備。結(jié)合不同的
關(guān)鍵字：聯(lián)華電子 ASIC

數(shù)字電路(fpga/asic)設(shè)計(jì)入門(mén)之靜態(tài)時(shí)序分析

　　靜態(tài)時(shí)序分析簡(jiǎn)稱(chēng)STA(Static Timming Analysis)，它提供了一種針對(duì)大規(guī)模門(mén)級(jí)電路進(jìn)行時(shí)序驗(yàn)證的有效方法。它指需要更具電路網(wǎng)表的拓?fù)?，就可以檢查電路設(shè)計(jì)中所有路徑的時(shí)序特性，測(cè)試電路的覆蓋率理論上可以達(dá)到100%，從而保證時(shí)序驗(yàn)證的完備性;同時(shí)由于不需要測(cè)試向量，所以STA驗(yàn)證所需時(shí)間遠(yuǎn)小于門(mén)級(jí)仿真時(shí)間。但是，靜態(tài)時(shí)序分析也有自己的弱點(diǎn)，它無(wú)法驗(yàn)證電路功能的正確性，所以這一點(diǎn)必須由RTL級(jí)的功能仿真來(lái)保證，門(mén)級(jí)網(wǎng)表功能的正確性可以用門(mén)級(jí)仿真技術(shù)，也可以用后面講到的形式驗(yàn)證技術(shù)。值
關(guān)鍵字： fpga asic 靜態(tài)時(shí)序

關(guān)于除法電路

　　除法，這個(gè)小學(xué)4年紀(jì)就開(kāi)始學(xué)習(xí)和使用的方法卻一直是我這個(gè)ASIC工程師心中的痛。我一直在思考如何能找到一個(gè)簡(jiǎn)單(硬件資源少)而快捷(時(shí)鐘排數(shù)少)的通用除法電路?！　∑鋵?shí)簡(jiǎn)單的說(shuō)除法可以用迭代的減法來(lái)實(shí)現(xiàn)，但是對(duì)于硬件，這恐怕要花很多時(shí)間。我也一直沒(méi)有找到實(shí)現(xiàn)任意除法的好方法。但是對(duì)于某些除數(shù)固定的除法還是有一些辦法的?！　?)最容易想到的就是ROM查找表，但是ROM畢竟不是我們的目標(biāo)，雖然ROM有時(shí)是不錯(cuò)的方法?！　?)我開(kāi)始仔細(xì)考慮這個(gè)問(wèn)題是在做264解碼時(shí)必須要處理QP的問(wèn)題。這是一個(gè)除以6的計(jì)算
關(guān)鍵字：除法電路 ASIC

Mentor Graphics Veloce VirtuaLAB增加針對(duì)領(lǐng)先網(wǎng)絡(luò)設(shè)計(jì)的下一代協(xié)議

　　2015年10月19日，Mentor Graphics公司今天宣布，推出支持25G、50G和100G以太網(wǎng)的Veloce® VirtuaLAB Ethernet環(huán)境。這種支持有助于實(shí)現(xiàn)今天正在創(chuàng)建的基于大規(guī)模以太網(wǎng)設(shè)計(jì)的高效的、基于仿真的驗(yàn)證。　　連接需求的激增對(duì)交換機(jī)和路由器設(shè)計(jì)的尺寸有著深遠(yuǎn)的影響，使之成為了今天開(kāi)發(fā)的最大的IC設(shè)計(jì)。設(shè)計(jì)的絕對(duì)尺寸、早期發(fā)布的壓力，以及需要驗(yàn)證所有路徑，都推動(dòng)著將驗(yàn)證從模擬轉(zhuǎn)向基于仿真流程方法的轉(zhuǎn)變。　　Juniper Networks硅和系統(tǒng)工程
關(guān)鍵字： Mentor Graphics ASIC

揭秘：北斗衛(wèi)星國(guó)產(chǎn)芯片是怎樣煉成的

西昌發(fā)射的兩顆新一代北斗導(dǎo)航衛(wèi)星近日來(lái)成為國(guó)內(nèi)各方關(guān)注的焦點(diǎn)，在這兩顆衛(wèi)星和“遠(yuǎn)征一號(hào)”火箭上，不僅100%使用了中國(guó)自主開(kāi)發(fā)的宇航CPU芯片，還承載著數(shù)據(jù)總線(xiàn)電路、轉(zhuǎn)換器、存儲(chǔ)器等大量其他國(guó)產(chǎn)芯片。據(jù)了解，這是中國(guó)衛(wèi)星第一次成體系地批量使用國(guó)產(chǎn)芯片。
關(guān)鍵字：北斗 ASIC