<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> verilog hdl

verilog hdl 文章進(jìn)入verilog hdl技術(shù)社區(qū)

Verilog HDL設(shè)計(jì)自動(dòng)數(shù)據(jù)采集系統(tǒng)

隨著數(shù)字時(shí)代的到來(lái)，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類生活的各個(gè)方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moores Law)的預(yù)言也在集成電路的發(fā)展過(guò)程中被印證了，數(shù)字系統(tǒng)的設(shè)計(jì)理
關(guān)鍵字： Verilog HDL 自動(dòng) 數(shù)據(jù)采集系統(tǒng)

基于Verilog HDL語(yǔ)言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

摘要：在此利用Verilog HDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)了各個(gè)功能模塊，并使用Modelsim軟件
關(guān)鍵字：控制器設(shè)計(jì) 驗(yàn)證總線 CAN Verilog HDL 語(yǔ)言基于

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

　ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒(méi)有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。當(dāng)今
關(guān)鍵字： System Verilog ESL 設(shè)計(jì)流程

科銳發(fā)布Verilog-A無(wú)線射頻器件模型

科銳公司(Nasdaq: CREE)宣布推出適用于 GaN 無(wú)線射頻器件的全新 Verilog-A 非線性器件模型，該模型專為安捷倫的 ADS 以及 AWR 的 Microwave Office 等領(lǐng)先無(wú)線射頻設(shè)計(jì)平臺(tái)而研發(fā)。全新器件模型能夠支持更為復(fù)雜的電路仿真，包括最新寬帶調(diào)制包絡(luò)分析和4G 蜂窩通信的多模式無(wú)線射頻功率放大器。
關(guān)鍵字：科銳無(wú)線射頻 Verilog-A

基于Verilog實(shí)現(xiàn)電器定時(shí)開關(guān)控制

1、前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高，但現(xiàn) ...
關(guān)鍵字： Verilog 電器定時(shí)開關(guān) 控制

Verilog代碼驗(yàn)證的全面性與代碼覆蓋率分析

Verilog代碼驗(yàn)證的全面性與代碼覆蓋率分析,對(duì)于復(fù)雜的設(shè)計(jì)來(lái)說(shuō)，Verilog代碼覆蓋率檢查是檢查驗(yàn)證工作是否完全的重要方法，代碼覆蓋率（codecoverge）可以指示Verilog代碼描述的功能有多少在仿真過(guò)程中被驗(yàn)證過(guò)了，代碼覆蓋率分析包括以下分析內(nèi)容。1、語(yǔ)句覆
關(guān)鍵字：代碼分析覆蓋率驗(yàn)證 Verilog 全面性

Verilog串口UART程序

Verilog串口UART程序,==========================================================================
//-----------------------------------------------------
// Design Name : uart
// File Name : uart.v
// Function : S
關(guān)鍵字：程序 UART 串口 Verilog

采用Verilog的數(shù)字跑表設(shè)計(jì)

本節(jié)通過(guò)Verilog HDL語(yǔ)言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百 ...
關(guān)鍵字： Verilog 數(shù)字跑表

Verilog模擬PS2協(xié)議的方法

Verilog模擬PS2協(xié)議的方法,PS2協(xié)議讀鍵盤值相當(dāng)簡(jiǎn)單嘛，比模擬SPI、I2C簡(jiǎn)單多了...下面介紹一下具體過(guò)程.1.明確接線關(guān)系，只需接4根線，VCC要+5V，3.3我測(cè)試過(guò)不能用，時(shí)鐘和數(shù)據(jù)線要用bidir雙向口線，F(xiàn)PGA可以不用外接上拉電阻。另外，USB鍵盤
關(guān)鍵字：方法協(xié)議 PS2 模擬 Verilog

可以將第三方的IP(來(lái)自VHDL或Verilog)吸納到NI Fl

如果適配器模塊是由NI公司開發(fā)的，那么不需要任何VHDL或其他硬件描述語(yǔ)言的經(jīng)驗(yàn)。所有的FPGA編程均通過(guò)NI LabVIEW FPGA模塊和NI-RIO驅(qū)動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的，則或許提供定
關(guān)鍵字： FlexRIO Verilog VHDL IP

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動(dòng)生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語(yǔ)言實(shí)現(xiàn) FPGA 和 ASIC 設(shè)計(jì)。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測(cè)試 FPGA 和 ASIC 設(shè)計(jì)的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗(yàn)證的能力。
關(guān)鍵字： MathWorks FPGA HDL

基于FPGA和Verilog的液晶顯示控制器設(shè)計(jì)

液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點(diǎn)，在移動(dòng)通信終端、便攜計(jì)算機(jī)、GPS衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途，成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅(qū)動(dòng)電路的核心部件通常由集成電路
關(guān)鍵字：控制器設(shè)計(jì) 液晶顯示 Verilog FPGA 基于

CY7C68013與FPGA接口的Verilog HDL實(shí)現(xiàn)

0 引言USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它解決了與網(wǎng)絡(luò)通信問(wèn)題，而且端口擴(kuò)展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/
關(guān)鍵字： Verilog C68013 68013 FPGA

基于XCR3032的大容量FLASH存儲(chǔ)器接口設(shè)計(jì)

摘要：提出一種使用Xilinx公司生產(chǎn)的低功耗CPLD芯片XCR3032來(lái)實(shí)現(xiàn)微控制器與大容量FLASH存儲(chǔ)器相接口的...
關(guān)鍵字： XCR3032 FLASH存儲(chǔ)器 K9K1G08U0M Verilog HDL

verilog PS2鍵盤解碼源程序

之前探討過(guò)PS/2鍵盤編解碼以及數(shù)據(jù)傳輸協(xié)議，這次自己動(dòng)手實(shí)現(xiàn)了利用FPGA接收鍵盤編碼，然后通過(guò)串口傳輸?shù)絇C。做的比較簡(jiǎn)單，只是通過(guò)FPGA把大寫字母A-Z轉(zhuǎn)換成相應(yīng)的ASCII碼，只要字母按鍵被按下，就能在串口調(diào)試助
關(guān)鍵字：源程序解碼鍵盤 PS2 verilog

共202條 10/14 |‹ « 5 6 7 8 9 10 11 12 13 14 »

verilog hdl介紹

Verilog HDL是一種硬件描述語(yǔ)言（HDL:Hardware Discription Language），是一種以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。　　Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀(jì)80年代中期開發(fā)出來(lái)的。前者由Gateway Design Aut [ 查看詳細(xì) ]

verilog hdl電路

基于Verilog實(shí)現(xiàn)的DDS任意波形發(fā)生器
基于FPGA的飛行模擬器通信接口設(shè)計(jì)
基于FPGA的圖像傳感器驅(qū)動(dòng)設(shè)計(jì)
基于Verilog HDL數(shù)字電位器ADN2850的串口控制

verilog hdl相關(guān)帖子

單片機(jī)ip內(nèi)核如何燒錄在fpga開發(fā)板呢?
【換取手持?jǐn)?shù)字示波器】手搓丐版verilog雙調(diào)排序
幫忙解一道systemverilog寫udp解析，并用UVM仿真的習(xí)題
高薪求verilog網(wǎng)絡(luò)兼職家教-加v13889415727
基于matlabFPGAverilog的FIR濾波器設(shè)計(jì)
FPGA設(shè)計(jì)中VerilogHDL實(shí)現(xiàn)基本的圖像濾波處理仿真
簡(jiǎn)談CPU、MCU、FPGA、SoC芯片異同之處
這個(gè)Verilog語(yǔ)法，你一定不知道！

verilog hdl資料下載

tb_top
verilog計(jì)算modbus幀報(bào)文調(diào)試了3天分享給大家
FPGA，Verilog，vhdl
Verilog HDL的基礎(chǔ)知識(shí).pdf
FPGA，Verilog，vhdl
基于Verilog HDL的電梯系統(tǒng)設(shè)計(jì).pdf
Verilog典型電路設(shè)計(jì)_華為.pdf
Verilog基本語(yǔ)法——模塊.zip

verilog hdl專欄文章

如何快速生成Verilog代碼文件列表？（內(nèi)附開源C代碼）

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();