EEPW首頁(yè) >>
主題列表 >>
verilog hdl
verilog hdl 文章 進(jìn)入verilog hdl技術(shù)社區(qū)
基于Verilog HDL的UART模塊設(shè)計(jì)與仿真
- 摘要:通用異步收發(fā)器UART常用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換,針對(duì)UART的特點(diǎn),提出了一種基于Ver4log HDL的UART設(shè)計(jì)方法。采用自頂向下的設(shè)計(jì)路線,結(jié)合狀態(tài)機(jī)的描述形式,使用硬件描述語(yǔ)言設(shè)計(jì)UART的頂層模塊及各個(gè)子
- 關(guān)鍵字: Verilog UART HDL 模塊設(shè)計(jì)
基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真
- 基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真, 硬件描述語(yǔ)言Verilog為數(shù)字系統(tǒng)設(shè)計(jì)人員提供了一種在廣泛抽象層次上描述數(shù)字系統(tǒng)的方式,同時(shí),為計(jì)算機(jī)輔助設(shè)計(jì)工具在工程設(shè)計(jì)中的應(yīng)用提供了方法。該語(yǔ)言支持早期的行為結(jié)構(gòu)設(shè)計(jì)的概念,以及其后層次化結(jié)構(gòu)設(shè)計(jì)的
- 關(guān)鍵字: FSM 設(shè)計(jì) 仿真 邏輯 狀態(tài) Verilog 順序 基于
基于FPGA和DDS的信號(hào)源設(shè)計(jì)
- 基于FPGA和DDS的信號(hào)源設(shè)計(jì),1 引言
直接數(shù)字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生產(chǎn)技術(shù)發(fā)展的一種新的頻率合成技術(shù)。與第二代基于鎖相環(huán)頻率合成技術(shù)相比,DDS具有頻率切換時(shí)間短、頻率分辨率 - 關(guān)鍵字: 設(shè)計(jì) 信號(hào)源 DDS FPGA 基于 FPGA,DDS,Verilog HDL
ChipDesign ISE 11 設(shè)計(jì)工具視點(diǎn)
- 作為一個(gè)負(fù)責(zé)FPGA 企業(yè)市場(chǎng)營(yíng)銷團(tuán)隊(duì)工作的人,我不得不說(shuō),由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的獨(dú)創(chuàng)性,F(xiàn)PGA 正不斷實(shí)現(xiàn)其支持片上系統(tǒng)設(shè)計(jì)的承諾。隨著每一代新產(chǎn)品的推出,F(xiàn)PGA 在系統(tǒng)中具有越來(lái)來(lái)越多的功能,可作為協(xié)處理器、DSP 引擎以及通信平臺(tái)等,在某些應(yīng)用領(lǐng)域甚至還可用作完整的片上系統(tǒng)。 因此,在摩爾定律的作用下,F(xiàn)PGA 產(chǎn)業(yè)的門數(shù)量不斷增加,性能與專門功能逐漸加強(qiáng),使得 FPGA 在電子系統(tǒng)領(lǐng)域能夠取代此前只有 ASIC 和 ASSP 才能發(fā)揮的作用。不過(guò),說(shuō)到底,F(xiàn)
- 關(guān)鍵字: xilinx FPGA VHDL Verilog
Altium加快其軟件更新步伐
- Altium繼續(xù)在其下一代電子產(chǎn)品設(shè)計(jì)軟件Altium Designer中提供新功能,幫助電子產(chǎn)品設(shè)計(jì)人員站在新科技和潮流的最前沿。 Altium公司首席執(zhí)行官Nick Martin表示:“我們認(rèn)為,讓用戶等待每隔數(shù)年才更新一次版本的產(chǎn)業(yè)模型已經(jīng)完全不符合當(dāng)前的需求。” 此次最重要的新特性是基于網(wǎng)絡(luò)的軟件許可證管理和訪問(wèn)選項(xiàng)。它使電子產(chǎn)品設(shè)計(jì)人員能夠有效地管理設(shè)計(jì)團(tuán)隊(duì)、工作量及項(xiàng)目。 Altium Designer中的其他新特性包括針對(duì)板卡級(jí)設(shè)計(jì)人員的定制FP
- 關(guān)鍵字: Altium 電子產(chǎn)品設(shè)計(jì) FPGA HDL
verilog hdl介紹
Verilog HDL是一種硬件描述語(yǔ)言(HDL:Hardware Discription Language),是一種以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語(yǔ)言,都是在20世紀(jì)80年代中期開(kāi)發(fā)出來(lái)的。前者由Gateway Design Aut [ 查看詳細(xì) ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473