<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> vhdl

vhdl 文章進(jìn)入vhdl 技術(shù)社區(qū)

基于VHDL的可變速彩燈控制器的設(shè)計

介紹一種基于VHDL的可變速彩燈控制器的設(shè)計方案，該系統(tǒng)無需外加輸入信號，只需一個時鐘信號就能實現(xiàn)以4種不同速度循環(huán)演示8種花型。該系統(tǒng)較以前的傳統(tǒng)設(shè)計具有硬件電路簡單、體積小、功耗低、可靠性高等特點。特別是可以在不修改硬件電路的基礎(chǔ)上，僅通過更改軟件就能實現(xiàn)任意修改花型的編程控制方案，而且設(shè)計非常方便，設(shè)計的電路保密性強(qiáng)。
關(guān)鍵字：控制器設(shè)計彩燈變速 VHDL 基于

基于VHDL/CPLD的I2C串行總線控制器設(shè)計及實現(xiàn)

分析了I2C串行總線的數(shù)據(jù)傳輸機(jī)制，用VHDL設(shè)計了串行總線控制電路，其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進(jìn)行了前仿真和調(diào)試,并在Xilinx ISE 7.1i開發(fā)環(huán)境下進(jìn)行了綜合、后仿真和CPLD器件下載測試。結(jié)果表明實現(xiàn)了I2C串行總線協(xié)議的要求。
關(guān)鍵字：控制器設(shè)計實現(xiàn) 總線串行 VHDL/CPLD I2C 基于

采用VHDL設(shè)計的全數(shù)字鎖相環(huán)電路設(shè)計

摘要:敘述了全數(shù)字鎖相環(huán)的工作原理,提出了應(yīng)用VHDL 技術(shù)設(shè)計全數(shù)字鎖相環(huán)的方法,并用復(fù)雜可編程邏輯器件CPLD 予以實現(xiàn),給出了系統(tǒng)主要模塊的設(shè)計過程和仿真結(jié)果。0 　引言全數(shù)字鎖相環(huán)(DPLL) 由于避免了模擬鎖相環(huán)存
關(guān)鍵字： VHDL 全數(shù)字電路設(shè)計鎖相環(huán)

VHDL設(shè)計的微型打印機(jī)控制器技術(shù)

1 引言　　VHDL是一種面向設(shè)計、多層次的數(shù)字系統(tǒng)設(shè)計的標(biāo)準(zhǔn)化硬件描述語言，VHDL不需依賴馮?諾伊曼結(jié)構(gòu)，可實現(xiàn)時序和真正并行設(shè)計，從而開辟一種全新的數(shù)字系統(tǒng)的設(shè)計途徑。使用VHDL語言更便于建立層次結(jié)構(gòu)和元件
關(guān)鍵字：控制器技術(shù) 打印機(jī) 微型設(shè)計 VHDL

基于VHDL的TP UP-SF微型打印機(jī)控制器設(shè)計

1引言VHDL是一種面向設(shè)計、多層次的數(shù)字系統(tǒng)設(shè)計的標(biāo)準(zhǔn)化硬件描述語言，VHDL不需依賴馮·諾伊曼結(jié)...
關(guān)鍵字： VHDL 微型打印機(jī)控制器電路設(shè)計

VHDL設(shè)計中信號與變量問題的研究

VHDL設(shè)計中信號與變量問題的研究,　　在VHDL程序設(shè)計中，可以充分利用信號或變量的系統(tǒng)默認(rèn)值，來靈活實現(xiàn)設(shè)計目標(biāo)。本文從應(yīng)用的角度舉例說明了VHDL設(shè)計中信號與變量的區(qū)別，以及正確的使用方法，并介紹了為信號或變量賦予初始值的技巧?！　「攀觥?/li>
關(guān)鍵字：問題研究變量信號設(shè)計 VHDL

VHDL設(shè)計中信號與變量問題的研究

在VHDL程序設(shè)計中，可以充分利用信號或變量的系統(tǒng)默認(rèn)值，來靈活實現(xiàn)設(shè)計目標(biāo)。本文從應(yīng)用的角度舉例說明了...
關(guān)鍵字： VHDL 設(shè)計變量初始值

基于VHDL的圖像傳感器TCDl206的驅(qū)動設(shè)計

摘要：介紹圖像傳感器TCDl206的主要特點、結(jié)構(gòu)原理、引腳功能，并詳細(xì)分析其驅(qū)動時序。通過研究采用VHDL實現(xiàn)TCDl206驅(qū)動脈沖的方法及邏輯設(shè)計原理，完成了驅(qū)動脈沖的VHDL程序設(shè)計和時序仿真。仿真結(jié)果證明了該驅(qū)動電
關(guān)鍵字：驅(qū)動設(shè)計 TCDl206 傳感器 VHDL 圖像基于

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計

采用CPLD/FPGA的VHDL語言電路優(yōu)化原理設(shè)計,VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL
關(guān)鍵字：優(yōu)化原理設(shè)計電路語言 CPLD/FPGA VHDL 采用

基于CPLD/FPGA的VHDL語言電路優(yōu)化設(shè)計

VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言...
關(guān)鍵字： CPLD FPGA VHDL 電路優(yōu)化設(shè)計

用于諧波檢測中的數(shù)字低通濾波器的MATLAB設(shè)計

關(guān)鍵字：有源電力濾波器諧波檢測數(shù)字低通濾波器 fpga vhdl

基于TLV1562的四通道高速實時數(shù)據(jù)采集系統(tǒng)

關(guān)鍵字： TLV1562 VHDL 數(shù)據(jù)采集

基于VHDL語言的按鍵消抖電路設(shè)計及仿真

按鍵開關(guān)是電子設(shè)備實現(xiàn)人機(jī)對話的重要器件之一。由于大部分按鍵是機(jī)械觸點，在觸點閉合和斷開時都會產(chǎn)生抖動。為避免抖動引起誤動作造成系統(tǒng)的不穩(wěn)定，就要求消除按鍵的抖動，確保按鍵每按一次只做一次響應(yīng)。
關(guān)鍵字：電路設(shè)計仿真按鍵語言 VHDL 基于

基于VHDL的4PSK的設(shè)計與實現(xiàn)

1 引言
實際通信中的許多信道都不能直接傳送基帶信號，必須使用基帶信號控制載波波形的某些參量，使得這些參量隨基帶信號的變化而變化，即正弦載波調(diào)制。數(shù)字通信系統(tǒng)有二進(jìn)制數(shù)字調(diào)制和多進(jìn)制調(diào)制兩種方式。而
關(guān)鍵字：實現(xiàn) 設(shè)計 4PSK VHDL 基于 VHDL，4PSK，調(diào)制，解調(diào)

基于Max+Plus II和VHDL的電子密碼鎖設(shè)計

近年來，隨著生活水平的不斷改善，個人財富日益增長，人們對安全防盜的要求也逐漸提高。安全可靠、使用方便的電子密碼鎖成了人們防盜的首選。以Max +PlusⅡ(Multiple Array Matrix and ProgrammingLogic　User　
關(guān)鍵字： Plus VHDL Max 電子密碼鎖

共250條 13/17 |‹ « 8 9 10 11 12 13 14 15 16 17 »

vhdl 介紹

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。此后 [ 查看詳細(xì) ]

vhdl 電路

一種多功能電子密碼鎖的VHDL設(shè)計
FPGA實現(xiàn)的數(shù)字密碼鎖
基于FPGA的通用數(shù)控分頻器的設(shè)計與實現(xiàn)
基于VHDL的洗衣機(jī)控制器的設(shè)計

vhdl 相關(guān)帖子

資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術(shù)邏輯器件設(shè)計.pdf
基于VHDL的4PSK調(diào)制器設(shè)計與仿真.pdf
5級M序列生成總有問題！求大神幫忙看下，到底是哪里不對？
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
電子鐘VHDL設(shè)計
vhdl_vhdl是什么

vhdl 資料下載

VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();